[发明专利]IC工艺中降低热中子软错误率的方法

说明书

技术领域

本发明涉及一种IC工艺中降低热中子软错误率的方案。 

背景技术

许多数字集成电路或器件都依赖于电容节点上的电荷来存储数字信号或数据，并且因此这种些器件对于并非有意向节点传输意外电荷的事件较为敏感。软错误是由于破坏器件中的存储数据但不损害器件本身的事件而引起的随机错误。该软错误可以由辐射、电磁干扰或电噪声引起。随着技术持续发展，电路对软错误变得更加敏感。存在三种引起软错误的主要辐射源：阿尔法粒子、高能宇宙射线、和硼中子诱发的硼裂变。阿尔法粒子(有时称作阿尔法)源于芯片和包装材料中的放射性杂质。阿尔法通过在硅器件中产生电荷而引起软错误。在另一方面，对于宇宙射线，占优势的中子通过与芯片内的原子核进行碰撞而间接地产生电荷。对于第三种来源，当低能量(热)中子撞击B原子核时，B中子随后分裂成阿尔法和锂反冲，此时出现了硼裂变。如果在芯片的制造中使用特定的材料，尤其是硼磷硅酸玻璃(BPSG)，该来源对软错误的产生起重要作用。可以通过将BPSG从工艺流程中排除，可以减小硼裂变对SER的作用。如果必须使用BPSG，则可以在BPSG层中使用浓缩的B。 

发明内容

本发明涉及一种集成电路，包括：衬底层；金属层；保护层，位于金属层以上，并且与金属层物理接触，其中，保护层包括热中子吸收材料。 

其中，保护层包括含有热中子吸收材料的钝化层。 

其中，钝化层包括含有热中子吸收材料的聚酰亚胺层。 

其中，保护层由包括含有热中子吸收材料的氧化层和聚酰亚胺层。 

其中，保护层包括多个子层，在子层中的至少一个子层包括额外的热中子吸收材料。 

其中，保护层包括子层，子层包括：第一聚酰亚胺子层，位于金属层上；氧化物子层，位于第一聚酰亚胺子层上方；第二聚酰亚胺子层，位于氧化物子层上方；并且 

其中，子层中的至少一个包括额外的热中子吸收材料。 

其中，保护层包括子层，子层包括：第一聚酰亚胺子层，位于金属层上；屏蔽金属子层，位于第一聚酰亚胺子层上方；氧化物子层，位于屏蔽金属子层上方；第二聚酰亚胺子层，位于氧化物子层上方；并且 

其中，至少一个子层包括额外的热中子吸收材料。 

其中，包括热中子吸收材料的保护层通过将热中子吸收材料注入到氧化层中而形成。 

其中，包括热中子吸收材料的保护层通过化学汽相沉积CVD形成。 

其中，包括热中子吸收材料的保护层通过将额外的热中子吸收材料注入到钝化层中而形成。 

其中，包括热中子吸收材料的保护层通过将额外的热中子吸收材料注入到聚酰亚胺层中而形成。 

其中，热中子吸收材料选自包含Gd、Sm、Cd、B以及其组合的组。 

本发明还涉及一种形成用于集成电路的热中子吸收层的方法，包括：形成包括顶部金属层的集成电路；形成与顶部金属层接触的保护层；并且向保护层添加热中子吸收材料。 

其中，通过注入来完成热中子吸收材料的添加。 

其中，通过CVD来完成热中子吸收材料的添加。 

其中，热中子吸收材料选自包含Gd、Sm、Cd、B以及其组合的组。 

其中，保护层包括多个子层，子层中的至少一个子层包括额外的热中子吸收材料。

其中，保护层包括含有热中子吸收材料的钝化层。 

其中，保护层包括含有热中子吸收材料的聚酰亚胺层。 

其中，保护层包括含有热中子吸收材料的氧化层和聚酰亚胺层。 

附图说明

为了更完全地理解本发明及其优点，现在将参考后面结合附图所作的说明，在附图中： 

图1示意性地示出了包括在金属层以上的钝化层的CMOS数字器件的层； 

图2示意性地示出了包括在金属层以上的钝化层的CMOS数字器件的层，其中，该钝化层掺杂有吸收材料。 

图3示意性地示出了包括聚酰亚胺层的CMOS数字器件的层，其中，该聚酰亚胺层附加至位于金属层以上的钝化层，该聚酰亚胺层掺杂有吸收材料； 

图4示意性地示出了包括在氧化层以上的第一聚酰亚胺层的COMS数字器件的层，其中，该氧化层进一步位于第二聚酰亚胺层以上，同时，该第二聚酰亚胺层在金属层以上，该氧化层掺杂有吸收材料； 

图5示意性地示出了包括在屏蔽金属层以上的第一聚酰亚胺层的COMS数字器件的层，该在屏蔽金属层在氧化层以上，另外，该氧化层在第二聚酰亚胺层以上，同时，该第二聚酰亚胺层在金属层以上，其中，该氧化层掺杂有吸收材料；