[发明专利]底部电极和相变电阻的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及底部电极和相变电阻的形成方法。

背景技术

随着信息技术的发展，存储器件的需要越来越大，因此促进了存储器件朝着高性能、低压、低功耗、高速及高密度方向发展。相变存储器(PCRAM，phase change Random Access Memory)是在CMOS集成电路基础上发展起来的新一代非易失性存储器，其使用元素周期表中V族或VI族的一种或一种以上元素的合金作为相变电阻，用相变电阻作为存储单元，相变电阻在以电脉冲的形式集中加热的情况下，能够从有序的晶态(电阻低)快速转变为无序的非晶态(电阻高得多)。典型的相变存储器使用硫族化物合金(比如GST，GeSbTe)作为相变电阻，存储单元是一种极小的硫族合金颗粒，相变电阻的非晶(a-GST，a-GeSbTe)和结晶(c-GST，c-GeSbTe)状态具有不同的电阻率，结晶状态具有大约为千欧姆(kΩ)的典型电阻，而非晶状态具有大约为兆欧姆(MΩ)的典型电阻，因此通常利用硫族化物合金材料(比如GST，GeSbTe)制作相变电阻。通过测量PCRAM存储单元的电阻值(即相变电阻的电阻值)来读取PCRAM单元。

对于相变存储器来说，底部电极和相变电阻之间的接触面积越小，相变存储器的性能越好。图1至图6为现有技术形成底部电极和相变电阻的方法的剖面结构示意图，参考图1至图6，现有技术中形成底部电极和相变电阻的方法包括：参考图1，提供基底10，基底10上形成有具有底部电极12的第一介质层11；参考图2，在第一介质层11和底部电极12形成的表面上依次形成氧化硅层13、氮化硅层14、氧化硅层15，利用光刻/刻蚀图形化所述氧化硅15在其中形成开口151，该开口151的底部暴露出氮化硅层14；参考图3，沉积氮化硅层16，覆盖所述氧化硅层15的表面、开口151的底部和侧壁；参考图4，刻蚀去除氧化硅层15表面、开口151底部的氮化硅层16，剩余开口151侧壁的氮化硅层161(称为侧墙)，由于开口151的侧壁增加了该氮化硅层161，使得开口151的口径减小；参考图5，以具有开口151的氧化硅层15为掩膜刻蚀开口151下面的氮化硅层14和氧化硅层13，形成通孔17；参考图6，在通孔17内填充相变材料形成相变电阻18。

由于开口151的侧壁增加了该氮化硅层161，使得开口151的口径减小，因此形成的通孔17的口径也减小，这样相变电阻18与底部电极12的接触面积也就相应的减小。然而随着半导体技术的发展，器件的特征尺寸越来越小，通过在开口151的侧壁形成侧墙的方法减小开口151的口径的工艺非常难控制，也就是说利用以上所述的方法形成具有小的接触面积的底部电极和相变电阻的工艺很难控制。

发明内容

本发明实施例解决的问题是现有技术形成具有小的接触面积的底部电极和相变电阻的工艺很难控制。

为解决上述问题，本发明实施例提供一种底部电极和相变电阻的形成方法，包括：

提供基底；

在所述基底上形成具有底部电极的第一介质层，所述底部电极的表面与所述第一介质层的表面相平；

在所述底部电极上形成具有开口的掩膜层，所述开口暴露所述底部电极；

在所述开口内形成嵌段共聚物，对所述嵌段共聚物进行退火将所述嵌段共聚物分成间隔排列的不同材料；

去除间隔排列的不同材料中至少一种材料，以所述掩膜层和剩余的材料为掩膜刻蚀去除部分高度的底部电极，在所述底部电极和所述第一介质层之间形成凹槽；

去除剩余的材料和掩膜层；

在所述凹槽内形成第二介质层，所述第二介质层的表面与所述第一介质层的表面相平；

在剩余的底部电极上形成相变电阻。

可选地，所述嵌段共聚物的材料为聚苯乙烯-聚甲基丙烯酸甲酯；

在所述开口内形成嵌段共聚物，对所述嵌段共聚物进行退火将所述嵌段共聚物分成间隔排列的不同材料包括：

在所述开口内形成聚苯乙烯-聚甲基丙烯酸甲酯，对所述聚苯乙烯-聚甲基丙烯酸甲酯进行退火，退火之后，所述聚苯乙烯-聚甲基丙烯酸甲酯材料分成间隔排列的聚甲基丙烯酸甲酯和聚苯乙烯；

所述去除间隔排列的不同材料中至少一种材料为去除聚甲基丙烯酸甲酯，剩余的材料为聚苯乙烯。

可选地，所述在所述开口内形成聚苯乙烯-聚甲基丙烯酸甲酯的方法为旋涂法。

可选地，在紫外线的照射下利用醋酸去除聚甲基丙烯酸甲酯。

可选地，所述以所述掩膜层和剩余的材料为掩膜去除部分高度的底部电极的方法为干法刻蚀。