[发明专利]一种具有宽锁定范围的次谐波注入锁定压控振荡器

说明书

技术领域

本发明属于射频无线接收机集成电路技术领域，具体涉及一种应用于无线接收机频率综合器中的宽锁定范围的次谐波注入锁定压控振荡器。

背景技术

在很多如高性能模数转换器（ADC）、数据通信和射频接收/发射器等应用中往往需要低相位噪声(Phase Noise)和低相位抖动的稳定时钟。一般情况下，该时钟电路往往采用锁相环结构(PLL)。在传统PLL结构中，带内相噪主要是由参考时钟、鉴频鉴相器(PFD)和电荷泵(Charge Pump)决定的，而带外相噪主要是由压控振荡器(VCO)决定的。为了得到最优的输出相噪，可以通过选择合适的环路带宽来实现。但是，很多通信标准对环路带宽是有限制的，而且为了保证环路的稳定性环路带宽不能太大。因此，仅仅通过选择环路带宽来优化PLL整体的噪声性能不适用于高频应用。

对于一个次谐波注入锁定VCO来说，在锁定范围的相噪满足如下关系：

         （1）

其中为注入信号的相噪，N为VCO输出信号和注入信号的频率比。利用次谐波注入锁定技术的这一特性，可以降低PLL输出信号的时钟抖动(jitter)。但是次谐波注入锁定的锁定范围很窄，芯片制造过程中的工艺偏差和温度偏差严重影响注入锁定VCO工作的稳定性。

发明内容

本发明的目的在于提供一种具有宽锁定范围的次谐波注入锁定压控振荡器。

本发明提供的压控振荡器，主要包括如下结构：

（1）一个片上电感电容（LC）谐振器；

（2）一个由第一晶体管M1和第二晶体管M2交叉耦合连接而成的负阻产生器； 

（3）用来对振荡频率进行粗调谐的数字控制电容阵列(DCCA)； 

（4）用来对振荡频率进行细调谐的具有线性化特性的可变电容阵列（VA）；

（5）由第三晶体管M3和第四晶体管M4组成的注入对管；

（6）脉冲产生电路（Pulse Generator）。

其中，第一晶体管M1的栅极和漏极分别接压控振荡器的输出端VP和VN，第二晶体管M2的栅极和漏极分别接压控振荡器的输出端VN和VP。第一晶体管M1和第二晶体管M2的源极共同接到第一电流镜I1的漏极。第三晶体管M3的漏极接压控振荡器的输出端VP，第四晶体管M4的漏极接压控振荡器的输出端VN， 第四晶体管M4和第三晶体管M3的源极共同连接到第二电流镜I2的漏极。第一偏置电阻RB1的一端接直流电平VB，另一端接晶体管M4的栅极。第二偏置电阻RB2的一端接直流电平VB，另一端接第三晶体管M3的栅极。参考信号经过脉冲产生电路得到的脉冲信号，先通过隔直电容CB，再输入到第四晶体管M4的栅极。用来对频率进行粗调谐的数字控制电容阵列（DCCA）的两端分别接压控振荡器的输出端VP和VN。具有线性化特性的可变电容阵列（VA）的两端分别接压控振荡器的输出端VP和VN。 

本发明中，脉冲产生电路的输出通过注入对管注入到压控振荡器中。如果注入锁定能够发生，那么在锁定范围内VCO的相噪满足如下关系：，其中为注入信号的相噪，N为VCO输出信号和注入信号的频率的比值。

本发明中，通过数字控制电容阵列实现较宽频率范围的覆盖，并能够通过数字控制字选择不同的调谐曲线。 

本发明中，数字控制电容阵列(DCCA)可由三组偏置在不同电压下累积型MOS电容并联组成（见图3），可提高调谐曲线的线性度，减少AM-FM调制和1/f噪声的上变频，增加调谐曲线的可用范围。

本发明中，通过采用单端注入的方式实现偶次次谐波注入。

本发明中，脉冲产生电路采用两级级联的方式（见图4），在一个参考时钟周期内得到四个脉宽等于VCO输出信号半个周期的脉冲，简称为四沿注入。这种注入方法可以增大注入信号目标谐波的幅度和锁定范围。

本发明中，脉冲产生电路中的延迟单元采用电容并联的延迟结构（图6），延迟时间随着控制电压的升高而增加。

本发明的主要改进在于，采用两级脉冲产生电路级联的方式，实现四沿注入。增加了注入信号目标谐波的幅度，相应地增加了锁定范围，提高了注入锁定压控振荡器工作的稳定性。本发明的次谐波注入锁定压控振荡器可以有效的降低锁相环输出信号的相位抖动(jitter)，可应用于无线接收机频率综合器中。

附图说明

图1为本发明的具有宽锁定范围的压控振荡器的结构图示。

图2为具有线性化功能的可变电容阵列（VA）图示。

图3数字控制电容阵列（DCCA）的单元结构图示。