[发明专利]电平移位器

说明书

技术领域

本发明涉及电平移位器，特别地，涉及用于在超低电压区域和高电压区域之间建立连接(interface)的电平移位器。

背景技术

电平移位器器件广泛地用作在两个不同功率区域之间进行通信的数字电路中的组件，其中一个功率区域是低电压(LV)区域，另一个功率区域是高电压(HV)区域。在数字电路(比如，静态随机存储器(SRAM))中，电平移位器的低最小Vcc运行至关重要。这些低最小Vcc设计(会导致大的HV-LV间隙)为电平移位器带来了运行困难。现有的电平移位器设计会由于超低电压逻辑器件所产生的HV-LV间隙而遭受到运行困难的问题。

发明内容

为了解决现有的电平移位器设计由于超低电压逻辑器件所产生的HV-LV间隙而遭受到运行困难的问题，本发明提供了一种电平移位电路，包括：电路输入，在低电压电源和接地之间摆动；电路输出，在高电压电源和接地之间的摆动；反相器，其反相器输入连接到电路输入，反相器输出形成反相的电路输入；第一NMOS晶体管，其栅极连接到反相的电路输入，其源极接地，其漏极连接到电路输出；第二NMOS晶体管，其栅极连接到电路输入，其源极接地；第一PMOS晶体管，其栅极连接到第二NMOS晶体管的漏极，其源极连接到高电压电源；第二PMOS晶体管，其栅极连接到电路输出，其源极连接到高电压电源；第三PMOS晶体管，第三PMOS晶体管是多独立栅极类型，其源极连接到第一PMOS晶体管的漏极，其漏极和背栅极连接到电路输出，其前栅极连接到反相的电路输入；以及第四PMOS晶体管，第四PMOS晶体管是多独立栅极类型，其源极连接到第二PMOS晶体管的漏极，其漏极和背栅极连接到第二NMOS晶体管的漏极，其前栅极连接到电路输入。

可选地，在该电路中，反相器包括NMOS晶体管和PMOS晶体管，NMOS晶体管和PMOS晶体管是低压晶体管，或者第一NMOS晶体管和第二NMOS晶体管以及第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管是高电压晶体管。

可选地，在该电路中，低电压电源低于0.8V，或者低电压电源低于或者等于大约0.6V，高电压电源高于或者等于大约1.0V，或者高电压电源高于或者等于大约1.2V。

可选地，该电路进一步包括：反相的电路输出，其连接到第二NMOS晶体管的漏极，反相的电路输出在高电压电源和接地之间摆动。

可选地，低电压电源和高电压电源之间的差大于0.4V，或者低电压电源和高电压电源之间的差大于或者等于大约0.55V。

此外，本发明还提供了一种电平移位电路，包括：电路输入，在低电压电源和接地之间摆动；电路输出，在高电压电源和接地之间的摆动；反相的电路输出；反相器，其反相器输入连接到电路输入，反相器输出形成反相的电路输入；第一NMOS晶体管，其栅极连接到反相的电路输入，其源极接地，其漏极连接到电路输出；第二NMOS晶体管，其栅极连接到电路输入，其源极接地，其漏极连接到反相的电路输出；第一PMOS晶体管，其栅极连接到反相的电路输出，其源极连接到高电压电源；第二PMOS晶体管，其栅极连接到电路输出，其源极连接到高电压电源；第三PMOS晶体管，第三PMOS晶体管是双独立栅极类型，其源极连接到第一PMOS晶体管的漏极，其漏极和背栅极连接到电路输出，其前栅极连接到反相的电路输入；以及第四PMOS晶体管，第四PMOS晶体管是双独立栅极类型，其源极连接到第二PMOS晶体管的漏极，其漏极和背栅极连接到反相的电路输出，其前栅极连接到电路输入。

可选地，在该电路中，反相器包括低电压器件。

可选地，在该电路中，第一NMOS晶体管和第二NMOS晶体管以及第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管是高电压晶体管。

可选地，在该电路中，低电压电源低于0.8V，或者低电压电源低于或者等于大约0.6V，高电压电源高于或者等于大约1.2V，或者高电压电源高于或者等于大约1.0V。

可选地，在该电路中，低电压电源和高电压电源之间的差大于0.4V，或者低电压电源和高电压电源之间的差大于或者等于大约0.55V。

附图说明

以下附图示出了本发明的优选实施例，以及有关本发明的信息，其中：

图1是一个传统电平移位器的电路图；

图2是根据本发明实施例的电平移位器的电路图；以及

图3是示出了图2和另一电平移位器设计的电平移位器的仿真结果的曲线图。

具体实施方式