[发明专利]晶圆布植的方法

说明书

技术领域

本发明涉及一种晶圆布植的方法，特别涉及一种增加晶圆均匀度的晶圆布植方法。

背景技术

在半导体组件的制造过程中，特别是半导体存储元件如动态随机存取记体(DRAMs)，执行各种制程。制程包含沉积、蚀刻、离子布植等，且通常以晶圆(即未切割成芯片前)为单元来实施。在这些制程中，离子布植制程指掺杂离子(如硼与砷)被以强力电场加速穿过晶圆表面并渗入晶圆内。因此，材料的电性可经由离子布植步骤来改变。

用来进行离子布植步骤的离子布植装置一般包含：来源反应室，用来产生离子；分析器，用来选择所要布植晶圆的离子；加速管，用来对选择的离子加速以使得该离子植该晶圆内至所需的深度；离子束具焦部件，用来聚焦该被加速的离子；离子束扫瞄平台，用以改变离子束朝四个方向移动；中性束补捉器，用来移除离子束；布植腔体，用来在晶圆中布植该离子；以及真空装置，用来提供上述部件在真空的状态下运行。离子布植一般会导致晶圆的晶格结构损伤。更明确地说，在布植制程中，硅原子被击出晶格而成为空洞。为去除这种晶格损伤，通常以较高温度将晶圆退火，一般是600℃至1100℃。

当利用离子布植装置将离子布植该晶圆中时，可以利用量测片电阻的方式来评估该离子是否适当地被布植在该晶圆中。

已知晶圆离子布植制程一般使用恒定的掺杂剂量来进行该离子布植制程。然而，由于在晶圆外围环形区域的制程控制程度会比晶圆中央区域的制程控制程度差，使得在相同的制程条件下，在晶圆外围环形区域的效能也会表现得比晶圆中央区域的效能差，从而降低了整个晶圆在电性表现上的一致性。

图1为片电阻分布状态轮廓图，用来说明晶圆经上述已知离子布植制程及退火后，该整个晶圆的片电阻分布状态。符号△表示该区域所量测到的电阻大体等于该晶圆的电阻平均值，符号+表示该区域所量测到的电阻高于该晶圆的电阻平均值，而符号-则是表示该区域所量测到的电阻低于该晶圆的电阻平均值。如图1所示，该晶圆具有不均匀的片电阻分布。图2为平面示意图，说明晶圆10经上述已知离子布植制程后，该晶圆其上漏电流/误区域12、及合格区域14的分布。如图2所示，在该晶圆外围环形区域上出现漏电流/误区域12的频率，高于出现在该晶圆中央区域的频率。

基于上述，已知晶圆布植制程无法使得晶圆上的所有区域具有均匀的电性表现。因此，目前业界亟需一种新颖的晶圆布植制程，来避免已知技术所造成的问题。

发明内容

本发明所述的晶圆布植的方法包含以下步骤。首先，提供包含中央圆形区域及外围环形区域的晶圆，该中央圆形区域及该外围环形区域为同圆心。接着，以离子束来布植该晶圆，以使得该中央圆形区域具有第一平均布植剂量及该外围环形区域具有第二平均布植剂量，且该第一平均布植剂量以及该第二平均布植剂量不相同。该离子束包含掺杂物，可使该晶圆经布植后产生n型或p型掺杂区域。

以下通过数个实施例及比较实施例，以更进一步说明本发明的方法、特征及优点，但并非用来限制本发明的范围，本发明的范围应以权利要求书所限定的范围为准。

附图说明

图1为片电阻分布状态轮廓图，用来说明晶圆经上述已知离子布植制程及退火后，该整个晶圆的片电阻分布状态；

图2为平面示意图，说明晶圆经上述已知离子布植制程后，该晶圆其上漏电流/误区域、及合格区域的分布；

图3为平面示意图，显示根据本发明一实施例所述的方法所制得的晶圆；

图4为图3所示的晶圆其片电阻分布状态轮廓图；

图5为平面示意图，用以说明图3所述的晶圆上漏电流/误区域、及合格区域的分布；

图6为平面示意图，显示根据本发明另一实施例所述的方法所制得的晶圆。

主要组件符号说明

已知技术：

10～晶圆；

12～漏电流/误区域；

14～合格区域；

△～等于电阻平均值；

+～高于电阻平均值；

-～低于电阻平均值。

本发明实施例：

100～晶圆；

101～中央圆形区域；

102～外围环形区域；

103～圆心；

104～边缘；

105～边界；

111～第一环形子区域；

112～第二环形子区域；

113～第三环形子区域；

120～漏电流/误区域；

140～合格区域；

△～等于电阻平均值；

+～高于电阻平均值；