[发明专利]通过优化伪金属分布增大介电强度

说明书

技术领域

本发明涉及通过优化伪金属分布增大介电强度。

背景技术

在集成电路中使用了伪金属和伪通孔用在集成电路中，例如，用于减小在制作工艺中的微承载影响。在用于插入伪金属和伪通孔的现有工艺中，首先，布置金属线和金属通孔，并且将伪金属和伪通孔插入至未通过金属线和金属通孔使用的芯片区。现有的插入工艺可能受制于因低插入效率而更糟。

因此，需要改进的方法以提供具有高插入效率的插入工艺。

发明内容

为了达到上述目的，根据本发明的一个方面，提供了一种方法，包括：提供晶圆表示件，包括：金属层和位于金属层的上方的多个凸块焊盘，其中，金属层包括凸块焊盘正下方区域；将固体金属图案插入金属层中，其中，固体金属图案包括位于凸块焊盘正下方区域中的第一部件和位于凸块焊盘正下方区域以外的第二部件；以及去除固体金属图案的第二部件的部分，其中，基本上没有去除固体金属图案的第一部件的部分，在去除形成的伪金属图案的步骤期间没有去除固体金属图案的剩余部分，并且其中，使用计算机执行插入和去除的步骤。

其中，该方法进一步包括：在半导体晶圆中实现伪金属图案和多个凸块焊盘。

其中，固体金属图案与多个凸块焊盘之一的整体垂直重叠。

其中，金属层直接在多个凸块焊盘的下方，在金属层和多个凸块焊盘之间不存在附加的金属层。

其中，金属层没有直接位于多个凸块焊盘的下方，在金属层和多个凸块焊盘之间具有至少一个附加的金属层。

其中，贯穿晶圆表示件的整体，基本上没有固体金属图案的部分从位于任意多个凸块焊盘下方的凸块焊盘正下方区域中去除。

其中，凸块焊盘正下方区域中的金属密度大于约90％，并且在具有约大于100μm×100μm尺寸的区域中，金属层位于凸块焊盘正下方区域以外的金属密度在约15％和约85％之间。

其中，在插入固体金属图案的步骤之前，在金属层中存在金属连接件，并且其中，固体金属图案与任意金属连接件断开。

其中，在插入固体金属图案的步骤期间，插入附加的固体金属图案以填充金属层，并且其中，没有附加固体金属图案连接至位于金属层中的任何金属连接件。

该方法进一步包括附加的插入步骤，其中，在附加的插入步骤期间，将伪通孔插入凸块焊盘正下方区域中，并且其中，没有将伪通孔插入凸块焊盘正下方区域以外。

根据本发明的另一方面，提供了一种方法，包括：提供晶圆表示件，包括：第一金属层、位于第一金属层上方的第二金属层，以及位于第二金属层上方的多个凸块焊盘，其中，第一金属层包括第一凸块焊盘正下方区域，第二金属层包括第二凸块焊盘正下方区域；将第一固体金属图案插入第一金属层中，其中，第一固体金属图案包括位于第一凸块焊盘正下方区域中的第一部件、和位于第一凸块焊盘正下方区域以外的第二部件；将第二固体金属图案插入第二金属层中，其中，第二固体金属图案包括位于第二凸块焊盘正下方区域中的第三部件、和位于第二凸块焊盘正下方区域以外的第四部件；分别去除第一固体金属图案的第二部件的部分、和第二固体金属图案的第四部件的部分，其中，基本上没有去除第一固体金属图案的第一部件的部分、和第二固体金属图案的第三部件的部分，并且其中，第一固体金属图案和第二固体金属图案的剩余部分形成伪金属图案；以及将伪通孔插入在第一金属层和第二金属层之间，其中，伪通孔在第一部件和第三部件之间并且与第一部件和第三部件垂直重叠，其中，使用计算机执行插入第一固体金属图案和第二固体金属图案的步骤、去除第二部件的部分和第四部件的部分的步骤、以及插入伪通孔的步骤。

其中，在去除第二部件的部分和第四部件的部分的步骤与在芯片中实现伪金属图案的步骤之间，在与伪通孔相同的水平面并且在第一凸块焊盘正下方区域和第二凸块焊盘正下方区域以外，基本上没有插入附加的伪通孔。

其中，贯穿晶圆表示件，基本上没有从第一凸块焊盘正下方区域去除第一固体金属图案的部分，并且基本上没有从第二凸块焊盘正下方区域去除第二固体金属图案的部分。

其中，第一凸块焊盘正下方区域和第二凸块焊盘正下方区域中的金属密度大于约90％，并且其中，位于第一凸块焊盘正下方区域和第二凸块焊盘正下方区域以外的第一金属层和第二金属层的区域的金属密度在约15％和约85％之间。

其中，在插入第一固体金属图案和第二固体金属图案的步骤之前，在第一金属层或第二金属层中存在金属连接件，并且其中，第一固体金属图案和第二固体金属图案与任意金属连接件的电断开。