[发明专利]非易失性存储器以及其制作方法

说明书

技术领域

本发明涉及一种非易失式存储器与其制作方式，特别来说，是涉及一种具有突出于栅极外的电荷捕捉结构的非易失式存储器与其制作方法。

背景技术

通常用来储存数据的半导体存储器元件可分成易失性元件以及非易失性元件。当供应电源中断时，易失性存储器元件中的储存数据会遗失，但非易失性存储器元件即使供应电源已经中断，也会保存储存的数据。因此，当供应电源无法一直供应或是经常中断时，或是当元件仅需求低电压时，例如是移动电话、储存音乐及/或影像的存储卡以及其他应用装置，大多会使用非易失性存储器元件。

已知的非易失性存储器是以掺杂的多晶硅(poly silicon)作为浮动栅极(floating gate)与控制栅极(control gate)。当存储器进行程序化(program)时，注入浮动栅极的电荷会均匀分布于整个多晶硅浮动栅极中。然而，当多晶硅浮动栅极层下方的穿隧氧化层(tunneling oxide)有缺陷时，就会容易造成漏电流，影响元件的可靠度。近几年来，厂商研发出一种电荷捕捉层(charge trapping layer)以取代已知非易失性存储器中的浮动栅极。此电荷捕捉层的材料通常是氮化硅(silicon nitride)。而在电荷捕捉层的上下通常各会设置有一层氧化硅(silicon oxide)，而形成一种具有氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，ONO)的堆叠式结构(stacked structure)。具有这种堆叠式结构的非易失式存储器可称为「硅/氧化硅/氮化硅/氧化硅/硅(silicon-oxide-nitride-oxide-silicon，SONOS)」存储单元。

已知的硅/氧化硅/氮化硅/氧化硅/硅存储单元可通过正向读取(forward read)与反向读取(reverse read)，将电子储存于电荷捕捉层的左侧或右侧。然而，随着半导体元件的日益缩小，电荷捕捉层的体积也逐渐缩小，所能储存的电荷也越来越少，而这将增加存储器在运作时读取或写入时的失误，而影响了产品的可靠度。

发明内容

本发明于是提出一种非易失性存储器与其制作方式，以避免前述问题，并具有优选的电性表现。

根据本发明的实施例，提供一种非易失式存储器。此非易失性存储器包括基底、两电荷捕捉结构、栅极介电层、栅极以及两掺杂区。两电荷捕捉结构分开地设置在基底上，栅极介电层设置于基底上，且位于两电荷捕捉结构之间。栅极设置于栅极介电层以及电荷捕捉结构上，其中两电荷捕捉结构水平地突出于栅极两侧。两掺杂区则设置于栅极两侧的基底中。

根据本发明另一实施例，提供一种非易失式存储器。此非易失性存储器包括基底、两电荷捕捉结构、栅极介电层、栅极以及两掺杂区。两电荷捕捉结构分开地设置在基底上。栅极介电层设置于基底上，且位于两电荷捕捉结构之间。栅极设置于栅极介电层以及电荷捕捉结构上。间隙壁设置于栅极侧壁以及两电荷捕捉结构上，且与两电荷捕捉结构切齐。两掺杂区设置于栅极两侧的基底中。

根据本发明另一实施例，提供一种非易失式存储器的制作方法。首先提供基底，接着于基底上依序形成图案化复合层以及栅极层。然后图案化栅极层，以形成栅极。接着于图案化复合层以及栅极上形成物质层。最后图案化物质层以及图案化复合层，使得图案化复合层形成两电荷捕捉结构，物质层形成间隙壁。

由于本发明的电荷捕捉结构以及第一间隙壁是在同一蚀刻步骤中形成，因此电荷捕捉结构会水平突出于栅极两侧，从而得到较大体积的电荷捕捉结构。

附图说明

图1至图7绘示了本发明第一实施例中非易失性存储器的制作方法示意图。

图8至图10绘示了本发明第二实施例中非易失性存储器的制作方法示意图。

附图标记说明

300  基底        312  栅极层

302  第一介电层          313  栅极

304  电荷捕捉层          314  物质层

305  电荷捕捉结构        315  第一间隙壁

305a

305b

306  第二介电层          316  浅掺杂区

308  沟槽                317  栅极介电层

309  第五介电层          318  第二间隙壁

310  第三介电层          320  源极/漏极区