[发明专利]Low-k芯片封装结构

说明书

技术领域

本发明涉及一种Low-k芯片封装结构，属于芯片封装技术领域。

背景技术

在半导体制造行业，摩尔定律一直是鞭策行业向前发展的动力，其中Intel在此方面功不可没。芯片线宽节点主要分为几个阶段：0.18μm阶段，为MOS管开始风靡的时候，为半导体制程的初级阶段，制造的芯片的尺寸相对较大；0.13μm阶段，人们对半导体制程信心十足，寄希望通过减小特征尺寸来缩小芯片面积和成本；这两个阶段为我们常说的微米制程阶段。随着纳米技术的发展，人们的目光远不止于微米技术，开始将半导体制程向纳米尺度进阶，最初出现的纳米是90nm的支撑，但随着单位面积上管芯数量按照摩尔定律的指数增长，相继出现了65纳米、45纳米、32纳米和目前的22纳米技术，这种特征尺寸的急剧缩减，导致介电材料追求低介电损耗常数（通常称为Low-k），以减小电路结构的寄生电阻、电容和电感，同时保证线路具有良好的绝缘性能。通常，低k材料的选择为多孔材料，这导致材料相对较脆，在外加应力的情况下容易碎裂，造成线路失效。

由于低K材料易碎裂的特性，芯片的封装工艺和结构需要做相应的提升以适应产品应用的需求，目前针对低k产品的封装采用还是通常的倒装结构或引线键合方式，造成封装良率损失较多，失效分析的结构都指向键合电极（引线键合和倒装键合）下的介电层碎裂。目前通常的解决方式是将引线键合封装用倒装键合封装，同时在倒装键合前在基板上点上非流动性的底填料胶，其芯片封装结构如图1所示，该底填料胶既有普通底填料胶的性质，也有回流焊剂的性质，因而焊球和基板焊垫之间能形成润湿，该方法的好处是改良了通常的倒装工艺回流时焊球应力导致芯片内部介电层损伤的问题，通过非流动性底填料胶将回流的应力重新分配，不会因为应力集中而导致芯片内层介电层受到损伤。但该方式的最大缺点是因底填料胶的存在导致焊剂的润湿作用不强，而无法保证每个焊球与焊盘结合良好，且因焊剂的存在和回流工艺容易导致底填料胶在固化过程中出现空洞。

综上所述，在Low-k芯片的封装过程中，目前存在的主要有两个方面的问题：

1、采用引线键合和常规倒装工艺，因为工艺过程应力导致芯片电极处应力集中，进而破会易碎裂的Low-K介电层，导致芯片失效；

2、采用非流动性底填料方式倒装工艺存在焊接不良和固化后胶体空洞缺陷，导致产品可靠性低。

发明内容

本发明的目的在于克服上述不足，提供一种Low-k芯片封装结构和封装方法，能够解决芯片封装过程应力集中导致Low-k芯片失效问题，为Low-K芯片的封装提供低成本的封装解决方案。

本发明的目的是这样实现的：一种Low-k芯片封装结构，它包括芯片本体I、芯片电极和芯片表面钝化层，所述芯片本体I外包覆有薄膜层I，所述薄膜层I背面设置有支撑圆片，所述芯片电极经由再布线金属走线转移至芯片周边外的薄膜层I上，再布线金属走线的终端设置有金属柱，所述金属柱外包覆有薄膜层II，金属柱顶端露出薄膜层II，在露出的金属柱顶端设置有金属层，所述金属层上设置有焊球。

所述金属柱采用铜、镍等导电金属，其高度在50μm~100μm之间。

所述金属层为多层金属，其结构为Ni/Au或者Ni/Pd/Au，金属层的厚度不超过5μm。

所述薄膜层I内还嵌置有芯片本体II。

所述再布线金属走线由金属布线层I和金属布线层II组成。

所述薄膜层I和薄膜层II采用非光敏性材料。

所述支撑圆片为硅片或金属片。

所述载体原片采用硅基材或者玻璃基材。

与现有技术相比，本发明的有益效果是：

1、将芯片直接倒装在载体圆片上，不经历回流过程，无应力集中经历，解决了目前Low-k芯片BGA封装中倒装工艺过程应力集中导致芯片失效的问题；

2、利用了圆片级的工艺将芯片电极通过再布线外延至非芯片区，将BGA结构贴装过程产生的应力转移，芯片区域处于不受力状态；

3、利用金属柱技术和结构，实现高功率的载流和电流均匀分配，同时利用铜柱的高度，缓冲来自BGA焊球的应力，使其不到达再布线层。

4、结合圆片级封装工艺和金属柱工艺，在实现Low-k芯片高可靠性封装的同时，还可以实现封装的低成本化；

5、利用薄膜贴膜技术代替现有的包封技术，降低了封装工艺对设备的要求；

6、整合了凸点工艺、倒装工艺和基板工艺，实现了BGA封装的晶圆制造工艺。

附图说明

图1为目前Low-k芯片封装结构的示意图。