[发明专利]一种三值绝热存储器

说明书

技术领域

本发明涉及一种存储器，尤其是涉及一种三值绝热存储器。

背景技术

随着半导体工艺技术的进步，集成电路的集成度越来越高，其发展趋势几乎打破Moore定律，但是集成电路的功耗却激剧增加，而功耗的增加直接影响了集成电路的性能和可靠性。传统CMOS集成电路采用直流电源供电，它的能量总是以电能到热能不可逆转的形式转化，虽然可采用降低电源电压，降低节点电容及减少开关冗余跳变来降低功耗，但其功耗节省的幅度有限。存储器作为集成电路的重要组成部分，由于其存取数据频繁，内部节点电容大，其功耗十分巨大，几乎占据集成电路总功耗的一半；目前研究人员分别提出了新型的8T 存储器单元、4T CMOS latch位单元和9T 存储器单元以减少写操作功耗、读写操作功耗和位线漏电流功耗，进而降低整个存储器的功耗的方案，但是目前对低功耗存储器的这些研究方案主要通过二值电路来实现，尚未发展到多值电路，电路结构复杂，功耗降低有限。

多值逻辑电路可以提高单线携带信息能力和集成电路信息密度，减少VLSI引线数和引脚数量，增强电路的数据处理能力。我们发明的一种双功率时钟三值钟控绝热逻辑（DTCTGAL）电路如图1a所示，它是一种采用双功率的具有极低功耗的三值绝热电路，它的操作分为两级，第一级在钟控时钟的控制下通过两个钟控NMOS管对输入信号进行采样，第二级在两个功率时钟的工作节奏下，通过自举操作的NMOS管以及组成CMOS-latch结构的NMOS管和PMOS管对负载充放电，使电路实现三值输入和输出，输出波形完整，在提高电路集成度和增强电路的数据处理能力的基础上极大地降低了电路的功耗，图1b为图1a所示电路图的符号；结合电路三要素理论及DTCTGAL电路，我们可以得到如图2a所示的三值二输入与门的电路（其符号如图2b所示）、如图3a所示的三值九选一读出数据选择器的电路（其符号如图3b所示）和如图4a所示的三值三输入与门的电路（其符号如图4b所示）。

发明内容

本发明所要解决的技术问题是提供一种可以降低集成电路功耗，又可以提高集成电路信息密度，增强集成电路的数据处理能力的三值绝热存储器。

本发明解决上述技术问题所采用的技术方案为：一种三值绝热存储器，主要由行地址译码器、列地址译码器、存储电路、用于写入待写数据的写选择电路组和用于读出数据的读选择电路组组成，所述的行地址译码器包括八十一个行译码电路单元，所述的列地址译码器包括九个列译码电路单元，所述的存储电路包括成八十一行九列分布的七百二十九个存储模块，所述的写选择电路组和所述的读选择电路组分别与所述的存储电路中对应的存储模块连接，所述的行译码电路单元的输出端直接与所述的存储电路中对应的存储模块连接，所述的行译码电路单元的输出端还通过一级DTCTGAL缓冲器与所述的存储电路中对应的存储模块连接，所述的列译码电路单元的输出端分别与所述的存储电路中对应的存储模块和所述的写选择电路组的钟控时钟源输入端连接，所述的列译码电路单元的输出端还通过一级DTCTGAL缓冲器与所述的存储电路中对应的存储模块连接，所述的列译码电路单元的输出端还通过三级DTCTGAL缓冲器与所述的读选择电路组的数据选择信号输入端连接。

所述的行译码电路单元包括第一三值二输入与门，第二三值二输入与门和第三三值二输入与门，所述的第一三值二输入与门的输出端与所述的第三三值二输入与门的一个输入端连接，所述的第二三值二输入与门的输出端与所述的第三三值二输入与门的另一个输入端连接，所述的第三三值二输入与门的输出端与所述的存储电路中对应的存储模块连接。

所述的列译码电路单元包括第四三值二输入与门，所述的列译码电路单元的输出端连接有三级DTCTGAL缓冲器，所述的列译码电路单元的的输出端直接与所述的存储电路中对应的存储模块和所述的写选择电路组的钟控时钟源输入端连接，所述的列译码电路单元的输出端还通过一级DTCTGAL缓冲器与所述的存储电路中对应的存储模块连接，所述的列译码电路单元的输出端还通过三级DTCTGAL缓冲器与所述的读选择电路组的数据选择信号输入端连接。