[发明专利]功率沟槽式金属氧化物半导体场效应晶体管制作工艺

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及功率沟槽式金属氧化物半导体场效应晶体管(MOS)制作工艺。 

背景技术

功率沟槽式MOS场效应管是在平面式MOS场效应管基础上发展起来的新型功率MOS管，具备导通电阻小、饱和电压低、开关速度快、沟道密度高、芯片尺寸小等优点，是中低压功率MOS场效应管发展的主流，所述中低压范围通常为20V～300V之间。 

图1为现有一种沟槽式功率MOS场效应管的剖面结构示意图。该沟槽式功率MOS场效应管10在N⁺硅衬底11上生长有一层N^-外延层110，电子由源端12经沟道13从衬底11流出，漏极14从衬底11底面的金属层引出。多晶硅栅15位于沟槽16中，在多晶硅栅15侧面及底面包围有栅氧化层17，用于将多晶硅栅15隔离。 

通常图1所示沟槽式功率MOS场效应管的制作工艺流程包括： 

步骤a1，提供硅衬底； 

步骤a2，在硅衬底上生长外延层； 

步骤a3，在外延层表面生长硬掩膜氧化层，通过光刻，界定出沟槽腐蚀区域，并进行硬掩膜氧化层腐蚀； 

步骤a4，基于硬掩膜氧化层进行深沟槽刻蚀，形成牺牲氧化层，再将牺牲氧化层去除； 

步骤a5，通过热氧化工艺，在常压氧化炉中生长栅氧化层； 

步骤a6，在栅氧化层表面垫积导电多晶硅； 

步骤a7，通过光刻，界定出导电多晶硅刻蚀区域，进行多晶硅刻蚀； 

步骤a7，在整个半导体硅片表面进行P型杂质离子注入，并进行推阱形成P^-阱； 

步骤a8，通过光刻，界定出源极区域，进行N型杂质离子注入，并进行推阱形成N^-区； 

步骤a9，于整个半导体硅片表面垫积介质层； 

步骤a10，通过光刻，界定出接触孔区域，并进行氧化层刻蚀； 

步骤a11，垫积金属层，通过光刻，定义出刻蚀区域，进行金属刻蚀。 

上述步骤a5中，热氧化工艺制作栅氧化层时，氧化速率由线性速率常数及抛物线速率常数确定，由于多晶硅不同晶向上的线性速率常数不同，因此不同晶向上氧化速率差别较大，导致在相同氧化时间内，氧化速率小的晶向上栅氧化层厚度将地域氧化速率大的晶向上的栅氧化层厚度，在上述沟槽式功率MOS场效应管制作中，则表现出栅氧化层底部及底部拐角处的厚度大幅度低于栅氧化层侧壁厚度的问题，这使得采用上述工艺制作出的功率沟槽式MOS场效应管泄漏电流较大，降低了器件性能。 

发明内容

本发明提供了功率沟槽式MOS场效应管制作工艺，增加制作出的功率沟槽式MOS场效应管的栅氧化层底部拐角处及底部的厚度，降低泄漏电流，提高器件性能。 

本发明提供的一种功率沟槽式MOS场效应管制作工艺流程中，采用氧化速率受晶向影响较小或不受其影响的工艺制作栅氧化层，降低不同晶向上栅氧化层厚度的差异，提高栅氧化层质量，降低制作出的功率沟槽式MOS场效应管泄 漏电流，提高器件性能。 

氧化速率受晶向影响较小或不受其影响的工艺有多种，例如各类化学气相沉积工艺(CVD)工艺。采用CVD工艺沉积功率沟槽式MOS场效应管的栅氧化层，由于栅氧化层是气体在沟槽侧壁和底部表面沉积出氧化层，而非与沉底化学反应生成氧化层，因此其厚度与沉积时间正比，与沟槽侧壁和底部表面材料即硅衬底材料的晶向无关或关联度低，因此沉积出来的栅氧化层均匀性高。 

本发明提供的功率沟槽式MOS场效应管制作工艺流程中，在制作栅氧化层时，可以采用多种CVD工艺，例如低压CVD(LP CVD)工艺和等离子增强CVD(PECVD)工艺等。 

本发明尤其提供的功率沟槽式MOS场效应管制作工艺流程中，在制作栅氧化层时，可以采用的LP CVD工艺包括高温热氧化(HTO)沉积工艺等。 

附图说明

图1为现有一种沟槽式功率MOS场效应管的剖面结构示意图； 

图2～图7为本发明实施例中沟槽式功率MOS场效应管在各制作流程中的结构示意图。 

具体实施方式

下面结合说明书附图2～图7阐述本发明提供的技术方案。 

参照图2，步骤b1，提供硅衬底20； 

参照图3，步骤b2，在硅衬底20上生长外延层21；该步骤中外延层21位于硅衬底20表面，硅衬底20的掺杂浓度高于外延层21掺杂浓度；