[发明专利]与半导体工艺兼容的制造隔离腔体的方法及隔离腔体

说明书

技术领域

本发明涉及微机电系统制造技术领域，具体来说，本发明涉及一种与半导体工艺兼容的制造隔离腔体的方法及隔离腔体。

背景技术

在MEMS(微机电系统)压力传感器、微流器件和其他应用中，微小的隔离的腔体是重要的部件，这些腔体有些是真空的，有些是充有特定气体或者液体的。在不同的应用中，这些隔离腔体具有不同的作用，例如在压力传感器中，隔离腔体就作为实现压力比较的背景压力。

为了实现上述不同应用中的腔体的制造，研究人员提出了各种不同的方法，例如在MEMS领域中普遍的一种做法是：通过背面工艺在硅晶圆的一面形成凹槽，随后在背面采用阳极键合实现硅晶圆与玻璃基底之间的键合。键合过程中，在高温下，通过高压的施加实现硅晶圆与玻璃基底中各类离子的迁移，从而实现两块基片的阳极键合，这一过程中的键合温度普遍超过400度。

一般地，上述背面工艺中玻璃基底中存在的钠离子和钾离子会对CMOS工艺产生严重污染，故其与众多传统的CMOS制造工艺不兼容，需要专门的MEMS生产线和设备，因此成本很高。为了降低MEMS的成本，实现与半导体器件的混线生产是重要的途径。另外，通过这种方法实现的腔体所在的基底整个厚度很厚(是硅晶圆和玻璃的总厚度)，接近或者超过1毫米，并且很难减薄，不符合半导体器件的小型化趋势。

发明内容

本发明所要解决的技术问题是提供一种与半导体工艺兼容的制造隔离腔体的方法及隔离腔体，与传统的CMOS制造工艺相兼容，可以共享生产设备，实现混线生产，并且降低制造成本。

为解决上述技术问题，本发明提供一种与半导体工艺兼容的制造隔离腔体的方法，包括步骤：

提供腔体基底，在所述基底上形成导电层；

依次刻蚀所述导电层和所述基底，在所述基底上形成槽；

在所述导电层的表面和所述槽的侧壁与底部淀积具有导电性的保护层；

去除所述导电层的表面和所述槽的底部的所述保护层，在所述槽的侧壁形成具有导电性的侧壁保护层；

以所述导电层和所述侧壁保护层为掩膜，继续刻蚀所述槽，形成深槽；

采用湿法腐蚀法腐蚀所述深槽，在所述基底的内部形成腔体；

采用电镀法，利用所述侧壁保护层的导电性，在所述槽的侧壁保护层之间填满填充材料，将所述腔体与外界隔离。

可选地，在所述基底的内部形成腔体后，向所述腔体和所述槽中导入电镀液，利用电镀法在所述槽的具有导电性的侧壁保护层之间填满填充材料。

可选地，所述填充材料为单层或者多层结构。

可选地，在所述槽的侧壁保护层之间填满填充材料包括步骤：

向所述腔体和所述槽中导入电镀液；

利用电镀法在所述槽的具有导电性的侧壁保护层之间填充第一填充材料，所述第一填充材料在所述槽的侧壁之间留有缝隙；

将所述腔体内的电镀液去除；

利用包括化学气相淀积法或原子层沉积法在内的方法在所述缝隙中填充第二填充材料，所述第二填充材料完全填满所述槽。

可选地，所述方法在将所述腔体与外界隔离后还包括步骤：

采用化学机械抛光法对所述基底的表面作平坦化，直至露出所述导电层或者所述基底本身。

可选地，所述方法在将所述腔体与外界隔离后还包括步骤：

在所述基底的表面上旋涂加固材料。

可选地，所述加固材料为SOG材料，或者为包含有机物在内的其他类型钝化层。

可选地，所述填充材料为金属单质或合金。

可选地，所述第一填充材料为金属单质或合金。

可选地，所述第二填充材料为单层或者是多层材料。

可选地，所述第二填充材料为多晶硅。

可选地，所述槽的形状和深度根据实际需要是可调节的。

可选地，所述保护层是通过化学气相淀积法或者原子层淀积法形成的。

可选地，所述导电层的表面和所述槽的底部的保护层是通过回刻工艺去除的。

可选地，所述湿法腐蚀法采用各向异性腐蚀工艺在所述基底的内部形成腔体。

可选地，所述湿法腐蚀的溶液为KOH或者TMAH。

可选地，所述腔体的形状是任意的。

可选地，去除所述腔体内的电镀液的方式包括清洗和/或干燥。

相应地，本发明还提供一种采用上述方法中任一项制造的隔离腔体。

与现有技术相比，本发明具有以下优点：