[发明专利]制备带有绝缘埋层的半导体衬底的方法以及半导体衬底

说明书

技术领域

本发明是关于一种制备绝缘体上硅材料的方法，特别涉及一种制备带有绝缘埋层的半导体衬底的方法以及半导体衬底。

背景技术

随着集成电路的特征尺寸的减小，对硅单晶中缺陷的控制变得尤其重要。硅片中的缺陷主要来自两方面，一方面是晶体生长的过程中产生的原生缺陷，如晶体原生粒子(COPs)；另一方面是硅片热处理过程中产生的缺陷，如氧沉淀，这些缺陷如果在硅片表面的活性区，将对器件的性能有着破坏作用，使器件失效。此外，硅片在加工和集成电路制造的过程中不可避免地要受到如Cu、Ni和Fe等金属的沾污，这些金属杂质在硅中的扩散很快，如果存在于器件的有源区，将导致器件的失效，因此有效地消除硅片表面的金属杂质是至关重要的。氧沉淀及其诱生缺陷可以作为金属杂质的吸杂点，使得金属杂质在缺陷处聚集，但如果氧沉淀和诱生缺陷出现在器件活性区，也会影响器件的电学性能。因此，在器件工艺中一方面需要在硅片中产生大量的氧沉淀，起到吸杂的作用，另一方面又希望氧沉淀不要出现在硅片的活性区，这就是内吸杂(Internal Gettering)的基本理念。硅片的内吸杂工艺，通过热处理，在硅片表面形成低氧及低金属的洁净区域(Denuded Zone-DZ)，并且在硅片体内形成氧沉淀和诱生缺陷以吸收金属杂质。经过DZ工艺处理的硅片，器件制备在DZ区域，能够有效地提高器件的良率。此外，也可以通过在轻掺杂衬底上外延所需要的电阻率的单晶硅层，外延层具有完整的晶格以及极低的氧与金属含量，同样可以提升器件的成品率。

但是，对SOI材料而言，由于埋氧层的存在，因此其顶层硅不存在DZ区域，这样使得SOI制备的器件良率相对较低。

发明内容

本发明所要解决的技术问题是，提供一种制备带有绝缘埋层的半导体衬底的方法以及半导体衬底，能够降低顶层半导体层的杂质浓度，提高晶格完整性。

为了解决上述问题，本发明提供了一种制备带有绝缘埋层的半导体衬底的方法，包括如下步骤：提供第一衬底与第二衬底；在第一衬底表面外延形成器件层；在第二衬底和/或器件层的表面形成绝缘层；以绝缘层和器件层为中间层，将第一衬底和第二衬底键合在一起；对键合后的衬底实施第一退火步骤；去除第一衬底，形成由器件层、绝缘层和第二衬底构成的带有绝缘埋层的半导体衬底；对此带有绝缘埋层的半导体衬底实施第二退火步骤，所述第二退火步骤的退火温度大于第一退火步骤的退火温度。

作为可选的技术方案，在键合前进一步包括对外延形成的器件层进行抛光处理的步骤。

作为可选的技术方案，所述第一退火步骤的温度范围是100-900℃。

作为可选的技术方案，所述第二退火步骤的温度范围是900-1400℃。

作为可选的技术方案，器件层的厚度大于绝缘埋层表面的顶层半导体层的目标厚度，去除第一衬底后，进一步包括一减薄器件层至目标厚度的步骤。

本发明进一步提供了一种带有绝缘埋层的半导体衬底，包括器件层、绝缘层和支撑衬底，所述器件层是通过外延工艺形成的。

本发明的优点在于，得到的SOI材料顶层硅完全由外延材料组成，与常规工艺生产的SOI材料顶层半导体层相比其氧元素和金属含量低，并且晶格完美，无原生缺陷产生，能够大幅度提高器件的良率。

附图说明

附图1所示是本发明具体实施方式所述方法的实施步骤示意图。

附图2A至附图2E是本发明具体实施方式所述方法的工艺流程图。

具体实施方式

接下来结合附图详细介绍本发明所述一种制备带有绝缘埋层的半导体衬底的方法以及半导体衬底的具体实施方式。

附图1所示是本发明具体实施方式所述方法的实施步骤示意图，包括：步骤S100，提供第一衬底与第二衬底；步骤S110，在第一衬底表面外延形成器件层；步骤S120，在第二衬底和/或器件层的表面形成绝缘层；步骤S130，以绝缘层和器件层为中间层，将第一衬底和第二衬底键合在一起；步骤S140，对键合后的衬底实施第一退火步骤；步骤S150，去除第一衬底，形成由器件层、绝缘层和第二衬底构成的带有绝缘埋层的半导体衬底；步骤S160，对此带有绝缘埋层的半导体衬底实施第二退火步骤，所述第二退火步骤的退火温度大于第一退火步骤的退火温度。