[发明专利]多圈排列无载体IC芯片封装件及其生产方法

说明书

技术领域

本发明涉及电子信息自动化元器件制造技术领域，尤其涉及到四边扁平无引脚IC芯片封装，具体说是一种多圈排列无载体IC芯片封装件，本发明还包括该封装件的生产方法。

背景技术    

近年来，随着移动通信和移动计算机领域便捷式电子元器件的迅猛发展，小型封装和高密度组装技术得到了长足的发展；同时，也对小型封装技术提出了一系列严格要求，诸如，要求封装外形尺寸尽量缩小，尤其是封装高度小于1㎜。封装后的连接可靠性尽可能提高，适应无铅化焊接和有效降低成本。

QFN(Quad Flat No Lead Package) 型多圈IC芯片倒装封装的集成电路封装技术是近几年发展起来的一种新型微小形高密度封装技术，是最先进的表面贴装封装技术之一。由于无引脚、贴装占有面积小，安装高度低等特点，为满足移动通信和移动计算机领域的便捷式电子机器，如PDA、3G手机、MP3、MP4、MP5等超薄型电子产品发展的需要应用而生并迅速成长起来的一种新型封装技术。目前的四边扁平无引脚封装件，由于引脚少，即I/O少，满足不了高密度、多I/O封装的需要，同时焊线长，影响高频应用。而且QFN一般厚度控制在0.82mm～1.0㎜，满足不了超薄型封装产品的需要。

发明内容

本发明所要解决的技术问题是提供一种能实现引脚间距为0.65mm～0. 50 mm，I/O数达200个的高密度封装四边扁平无引脚的一种多圈排列无载体IC芯片封装件，本发明还提供该封装件的生产方法。 

本发明的技术问题采用下述技术方案实现：

一种多圈排列无载体IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，所述引线框架采用无载体的引线框架，引线框架四边绕圈排列有引线框架内引脚，所述的IC芯片带有凸点，凸点连接在内引脚上。

所述的绕圈排列的内引脚有第一圈内引脚、第二圈内引脚、第三圈内引脚及第四圈内引脚，每圈之间通过中筋和边筋相连接，同一圈的内引脚之间相连接。

所述引线框架每边的内引脚平行排列。

所述引线框架每边的内引脚交错排列。

所述的IC芯片的凸点连接在第一圈内引脚上。

所述的IC芯片为倒装上芯。

上述多圈排列无载体IC芯片封装件的生产方法，工艺步骤如下：

步骤1： 减薄

带凸点芯片的晶圆厚度为100μm～250μm，粗磨速度：3μm/ s～6μm/s，精磨速度:0.6μm/s～1.0μm/s； 

步骤2：划片                      

≤8吋的晶圆采用DISC 3350 或双刀划片机，8吋到12吋晶圆采用A-WD-300TXB划片机，应用防碎片、防裂纹划片工艺软件控制技术，划片进刀速度控制在≤10mm/s；

步骤3：上芯

在厚度为8mil的多圈QFN框架上将带凸点的IC芯片倒装粘片，上芯机采用倒装上芯机，焊料粘合，上芯完成后再进行回流焊，将芯片上的凸点4与框架第一内引脚和第二内引脚牢固结合；

步骤4 ：底部填充&固化

对倒装上芯的半成品，选用热膨胀系数α1＜1的绝缘材料，，将下填料加热到80℃～110℃，采用抽真空技术，将凸点与框架焊盘进行底部填充，最后在QFN（方形扁平无引脚封装）通用烘箱中将下填料结束后的产品烘烤约15分钟～30分钟；

 步骤5 ：压焊

对带凸点的IC芯片进行压焊，使用金线或铜线两种焊线材料，采用低弧度反向键合方法，弧高控制在80μm以内；

步骤6 ：塑封

选用吸水率≤0.25%、应力的膨胀系数α1≤1的低吸湿、低应力环保型塑封；

步骤7： 后固化

使用ESPEC烘箱将塑封后的产品进行后固化，采用QFN防翘曲固化夹具，固化条件：温度为150℃，时间：5小时；

步骤8 ：打印

同常规QFN打印；

步骤9： 分离引脚

磨削法分离。

先将打印完的产品框架底部进行腐蚀，腐蚀深度0.04mm～0.06mm，然后磨削, 磨削深度0.065mm～0.045mm，使相邻引脚分离；

步骤10 ：电镀

先电镀一层8μm～10μm的铜，然后再电镀7μm～15μm的纯锡。

   步骤11 ：分离产品

采用双刀切割机，将单元型产品分离成单个产品，在切割分离过程中重点控制防胶体裂纹；

步骤12：产品测试、包装入库