[发明专利]一种易于填充的沟槽电容及其制备方法有效

专利信息
申请号: 201110176559.6 申请日: 2011-06-28
公开(公告)号: CN102244107A 公开(公告)日: 2011-11-16
发明(设计)人: 王惠娟;万里兮;李宝霞;赵宁 申请(专利权)人: 中国科学院微电子研究所
主分类号: H01L29/92 分类号: H01L29/92;H01L21/02
代理公司: 北京市德权律师事务所 11302 代理人: 王建国
地址: 100029 北京市*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 易于 填充 沟槽 电容 及其 制备 方法
【说明书】:

技术领域

 本发明涉及一种易于填充的沟槽电容以及其制备方法,属于微电子无源器件以及其封装技术领域。

背景技术

退耦电容器广泛地用于各种电子系统中,它一般连接于电子系统中的供电网络中的电源与地之间,利用电容频率越高阻抗越小的原理,将电源网络中的高频噪声减少,从而对电源网络中的噪声起到抑制作用。实际应用中,由于高密度集成的需要,我们对电容的尺寸大小有限制,一般是希望越小越好,但是小的电容其电容值也相应减小,正是由于其电容值小这一局限性,沟槽式电容的出现就是为了增加有效电容面积从而增大电容密度,如上海宏利半导体制造有限公司金平中等人在“沟槽式金属-绝缘层-金属电容结构与其形成方法”(专利号:CN 1700408)中使用了沟槽方法增加有效的面积利用率与比电容值,台湾茂德科技股份有限公司李岳川等人在“形成沟槽电容于衬底的方法及沟槽电容”(专利号:CN 1862764A)以及华邦电子股份有限公司施本成在“包含沟槽式电容的半导体装置及其制造方法”(专利号:1447437)中也对沟道电容的制程也有详细的描述。沟槽电容的引入同时也会带来电容的填充问题,通过对沟槽电容的填充可以对电容的性能带来以下好处:(1)减小容值在高低温变化下的容值变化(对于大多高K介质的MIM电容);(2)增加结构稳定性;(3)提高击穿性能;

常见的对沟槽结构电容的填充方法按照填充材料特性不同以及方法不同有多种,如专利US6204089B1、US6,359,300 B1采用CVD或者LPCVD方法完成填充,填充的结构为一个上方带焊盘的电容结构,填充材料为重掺杂导电的Ge或者GeSi混合物。US6,194,755 B1也提到采用沉积方法填充多晶硅;Nxp和Philip公司提到采用LPCVD方法完成填充,填充的材料为绝缘材料氧化硅或者氮化硅 ,以及导电材料为代表的导电金属或导电重掺杂半导体。当沟槽结构在大孔径下也可以采用真空填充设备来完成真空填充技术。而这些传统的填充方法均存在以下的共同问题:(1)填充存在的空洞,(2)传统方法需要经过300-500℃高温,或者真空等条件,(3)填充材料为多晶硅,氧化物,氮化物,硅锗混合物等,工艺昂贵且难以控制。

发明内容

本发明针对传统的填充方法均存在以上的共同问题的不足,提供一种易于在常温常压下实现填充的沟槽电容的结构以及其制备方法。

为达到上述目的,本发明提供一种易于填充的沟槽电容包括:电容衬底,位于所述电容衬底上的多个相互连通的沟槽,位于所述电容衬底的表面上的下电极,位于所述下电极的表面上的介质层,位于所述介质层的表面上的上电极,以及填充于沟槽处的填充材料,所述填充材料位于上电极的表面上。

在上述技术方案的基础上,本发明还可以做如下改进。

进一步,所述电容为的金属-薄膜-金属电容、半导体结电容或者存在以沟槽构成功能的电容器;所述电容衬底为陶瓷、半导体材料、化合物材料或者玻璃材料;所述电容为分立电容、或者为电容衬底上嵌入的电容。

进一步,还包括一个或者多个互联结构,该互联结构使所有的沟槽相互连通形成一个整体连接,所述互联结构和沟槽的宽度为1微米~100微米,所述互联结构和沟槽的深度为1微米~100微米。

进一步,所述填充材料为导电材料或者非导电材料;所述导电材料为导电胶、导电钎料或者导电金属颗粒混合物;所述非导电材料为有机聚合物、胶状物或者绝缘材料;所述填充材料的最小颗粒直径小于或者等于互联结构的最小尺寸宽度;所述填充材料状态为具有可流动性的状态,且经100℃~200℃高温固化或者100℃~200℃回流后形成稳固的填充。

本发明还提供一种易于填充的沟槽电容的制备方法包括如下步骤:

步骤1:在电容衬底表面上形成多个相互连通的沟槽;

步骤2:在沟槽的表面上形成下电极;

步骤3:在下电极的表面上沉积介质层;

步骤4:在介质层的表面上形成上电极;

步骤5:在沟槽处填充材料,所述填充材料位于上电极的表面上;

步骤6:填充后经100℃~200℃高温固化或者100℃~200℃回流后,形成稳定的沟槽电容。

进一步,所述步骤1通过干法刻蚀、湿法刻蚀、机械或者激光的方法形成可连通结构的沟槽。

进一步,所述步骤2中通过沉积一层导电金属、重掺杂形成一层低电阻率的半导体、或者选择沉积重掺杂半导体材料以形成下电极。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110176559.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top