[发明专利]外延沟道的SiCIEMOSFET器件及制备方法

权利要求书

1.一种外延沟道的SiC IEMOSFET器件，包括栅极(1)、SiO₂隔离介质(2)、源极(3)、源区N⁺接触(4)、P⁺接触(5)、P^-外延层(7)、JFET区域(8)、P阱(9)、N^-漂移层(10)、N⁺衬底(11)和漏极(12)，其特征在于：在SiO₂隔离介质(2)与JFET区域(8)之间设有上外延沟道层(6′)，以保证器件在工作状态下的导电沟道深度，减少表面散射对迁移率的影响。

2.根据权利要求1所述的外延沟道的SiC IEMOSFET器件，其特征是，所述上外延沟道层(6′)的厚度为0.1μm～0.2μm。

3.根据权利要求1所述的外延沟道的SiC IEMOSFET器件，其特征是，所述上外延沟道层(6′)为氮离子掺杂，掺杂浓度为3×10¹⁶cm^-3。

4.一种制备外延沟道的SiC IEMOSFET器件的方法，包括以下步骤：

(1)在N⁺碳化硅衬底样片上外延生长厚度为8～9μm、氮离子掺杂浓度为1×10¹⁵cm^-3～2×10¹⁵cm^-3的N^-漂移层，其外延生长温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；

(2)在氮离子掺杂的N^-漂移层上进行三次或者四次铝离子选择性注入，形成深度为0.5μm，掺杂浓度为3×10¹⁸cm^-3的P阱；

(3)在碳化硅样片的正面外延生长厚度为0.5μm、铝离子掺杂浓度为5×10¹⁵cm^-3～1×10¹⁶cm^-3的P^-外延层，其外延生长温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝；

(4)在P^-外延层中间区域进行三次或者四次氮离子选择性注入，形成深度为0.5μm，掺杂浓度为1×10¹⁷cm^-3的JFET区；

(5)在P^-外延层的边缘区域进行三次或者四次铝离子选择性注入，形成深度为0.5μm，掺杂浓度为1×10¹⁹cm^-3的P⁺接触；

(6)在P⁺接触边缘进行三次或者四次氮离子选择性注入，形成深度为0.25μm，掺杂浓度为1×10¹⁹cm^-3的源区N⁺接触；

(7)在碳化硅样片的整个正面外延生长厚度为0.1μm～0.2μm、氮离子掺杂浓度为3×10¹⁶cm^-3的上外延沟道层，其外延生长温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；

(8)在碳化硅样片正面采用干氧氧化和湿氧氧化结合的氧化工艺形成50nm～100nm的SiO₂隔离介质；

(9)在SiO₂隔离介质上采用低压化学汽相淀积法淀积形成200nm的磷离子掺杂的多晶硅最为栅极，掺杂浓度为1×10²⁰cm^-3，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气；

(10)在源区N⁺接触、P⁺接触上淀积300nm/100nm的Al/Ti合金，作为源极接触金属层，再在碳化硅样片背面淀积300nm/100nm的Al/Ti合金，作为漏极接触金属层，并在1100℃的氮气气氛中退火3分钟形成源极和漏极欧姆接触。