[发明专利]非易失性存储器件及其制造方法

说明书

相关申请的交叉引用

本申请要求2011年3月7日提交的韩国专利申请10-2011-0019866的优先权，本文通过引用包括该申请的全部内容。

技术领域

本发明的示例性实施例涉及制造半导体器件的方法，更具体而言，涉及非易失性存储器件及其制造方法。

背景技术

非易失性存储器件即使电源被切断也保留存储在其中的数据。不同类型的非易失性存储器件诸如快闪存储器正在广泛应用。

图1是说明现有的非易失性存储器件的截面图。

参照图1，现有的非易失性存储器件包括隔离层12、浮栅15、隧道绝缘层14、电介质层16和控制栅17。隔离层12被形成在衬底11之上以限定出多个有源区13。浮栅15被形成在每个有源区13之上以便相对于衬底11具有比隔离层12更高的表面。隧道绝缘层14被插入在浮栅15与有源区13之间。电介质层16沿着包括浮栅15的衬底结构的表面而形成。控制栅17被形成在电介质层16之上。

为了保证合适的耦合比，沿着突出于隔离层12的浮栅15的表面形成电介质层16。结果，在相邻的单元101之间可能由于寄生电容尤其是彼此相邻布置的浮栅15与电介质层16之间的寄生电容而引起干扰，并且非易失性存储器件的特性可能恶化。随着半导体器件集成度的增加以及相邻单元101之间的间隙变窄，非易失性存储器件的特性可能恶化得更严重。

发明内容

本发明的一个实施例涉及一种非易失性存储器件及其制造方法，所述非易失性存储器件可以防止非易失性存储器件的特性由于相邻单元之间的干扰而恶化。

根据本发明的一个实施例，一种非易失性存储器件包括：多个层叠图案，所述层叠图案包括顺序地层叠并形成在衬底之上的隧道绝缘层、浮栅和电介质层；在层叠图案之间的衬底中形成的沟槽；将沟槽以及层叠图案之间的间隔间隙填充的隔离层；以及形成在电介质层之上的控制栅。

根据本发明的另一个实施例，一种制造非易失性存储器件的方法包括以下步骤：在衬底之上形成顺序地层叠了隧道绝缘层、浮栅、电介质层和覆盖层的多个层叠图案；通过刻蚀层叠图案之间的衬底形成沟槽；形成将沟槽以及层叠图案之间的间隔间隙填充的隔离层；以及在层叠图案之上形成控制栅。

根据本发明的又一个实施例，一种制造非易失性存储器件的方法包括以下步骤：在衬底的有源区之上形成浮栅；通过将浮栅之间的间隔以及衬底的有源区之间的间隔间隙填充来形成隔离层，其中浮栅的表面与隔离层的表面对齐；以及在对齐的表面之上形成控制栅。

附图说明

图1是说明现有的非易失性存储器件的截面图。

图2是说明根据本发明的第一实施例的非易失性存储器件的截面图。

图3A至图3C是描述制造根据本发明的第一实施例的非易失性存储器件的方法的截面图。

图4是说明根据本发明的第二实施例的非易失性存储器件的截面图。

图5A至图5C是描述制造根据本发明的第二实施例的非易失性存储器件的方法的截面图。

具体实施方式

下面将参照附图更详细地描述本发明的示例性实施例。但是，本发明可以用不同的方式实施，并不应解释为受到本文所列实施例的限制。另外，提供这些实施例是为了使本说明书充分和完整，并向本领域技术人员充分传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部分。

附图并非按比例绘制，并且在某些情况下为了清楚地示出实施例的特征而对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅表示第一层直接形成在第二层上或衬底上的情况，还表示在第一层与第二层或在第一层与衬底之间存在第三层的情况。

下面提供一种非易失性存储器件，所述非易失性存储器件可以防止其特性由于相邻单元之间的干扰而恶化。相邻单元之间的干扰由它们之间的寄生电容尤其是彼此相邻的浮栅与电介质层之间的寄生电容而引起。因此，在本发明的一个实施例中，通过消除在相邻浮栅与电介质层之间产生的寄生电容，来保护非易失性存储器件的特性免于由于干扰的原因而恶化或防止非易失性存储器件的特性由于干扰的原因而恶化。

图2是说明根据本发明的第一实施例的非易失性存储器件的截面图。