[发明专利]一种基于E1的7号信令通道检测方法及装置

说明书

技术领域

本发明涉及一种通信信号的检测技术，特别是一种基于E1的7号信令通道检测方法及现该方法的装置。

背景技术

7号信令又称为公共信道信令。即以时分方式在一条高速数据链路上传送一群话路信令的信令方式，通常用于局间。在我国使用的7号信令系统称为中国7号信令系统。SS7网是一个带外数据通信网，它叠加在运营者的交换网之上，是支撑网的重要组成部分。7号信令系统采用多功能模块化设计，是一种更加适合数字通信网络的信令系统。

当E1 用于七号信令时，在32 个时隙（Time Slot）中，第0 时隙被用作帧同步信息，一般使用第16 时隙作为7 号信令的通道，其余30 个时隙被用作语音通道。在有些系统中，有时也使用其它时隙来作为7 号信令的通道。

由于7号信令在链路层中使用的是HDLC协议，因此一般来说采集设备都会配备有多个HDLC通道来采集信令数据。当我们需要对E1传输链路中的信令进行监控时，前端的信令采集设备通过E1高阻头搭接在要监控的E1链路上，并配置信令采集设备的HDLC通道时隙和7号信令实际占用的时隙对应，采集设备的HDLC控制器将信令数据接收下来并打成以太网数据包，传给后台系统对数据进行处理和分析。

因为7号信令在E1链路中的起始时隙和所占用的时隙数是不固定的，所以需要对采集设备的DHLC通道参数进行人工设置。如果信令所占用的时隙（包括起始时隙位置和时隙数）发生了变化，就需要人工通知采集设备的管理者重新对HDLC通道的参数进行配置，这样比较麻烦也容易出错。

另外，一般来说E1链路中的时隙只有其中的一部分用来传输7号信令，如果直接把要监控的E1链路连接到采集设备上，这对采集设备的E1接口资源将会形成很大的浪费。

发明内容

为了解决上述现阶段基于E1的7号信令通道检测技术存在的问题，本发明的目的是提供一种简单、实用的基于E1的7号信令检测方法，以及提供一种实现该方法的装置。由于该方法和装置完成了7号信令从输入到输出的收敛，输出E1链路的时隙全都传输的是7号信令，这样可以避免由于不断的人工配置采集设备的HDLC通道的参数而可能出现的错误，而且还可以节约采集设备的E1接口资源。

本发明采用的技术方案是：

一种基于E1的7号信令通道检测方法，包括以下步骤：

S1、用于采集带有7号信令的多路E1输入信号的E1输入采集步骤；

S2、用于将采集到的多路E1输入信号进行时隙交叉连接的PCM交叉连接步骤；

S3、用于将交叉后得到的信号时隙进行通道检测的HDLC通道时隙检测步骤；

S4、用于将S3中检测出的有效7号信令通道时隙交叉汇聚到E1输出端口的E1输出发送步骤，所述的E1输出端口与后续的E1高阻头连接。

进一步，所述的步骤S1支持同时采集64路E1输入信号，步骤S2中所述的时隙交叉连接支持64×64个2M码流，即2048*2048个64K通道的无阻塞全交叉，步骤S3中的通道检测包含有32路HDLC控制器，可以同时检测32种通道组合。

进一步，步骤S4中所述的E1输出端口有16路E1输出端口。

进一步，所述的步骤S2的具体流程如下：

S21、在E1信号帧同步脉冲的控制下，将采集到的多路E1输入信号每个时隙的数据转换为8bit的字节，在控制器的作用下按照时隙顺序存入数据内存块RAM中；

S22、将多路E1输入信号时隙重新排列组合后得到输出时隙，将得到的输出时隙对应输入时隙的时隙编号依次存储到时隙连接关系表RAM中；

S23、控制器按顺序从时隙连接关系表RAM中读出输出时隙的每个时隙的连接关系，并按照该连接关系从数据内存块RAM中读取出对应的输入数据；

S24、将步骤S23中得到的输入数据进行并串转换，得到2M串行输出E1链路。

所述的数据内存块RAM和时隙连接关系表RAM均有2048个存储空间。

进一步，所述的步骤S3的HDLC通道时隙检测流程如下：

S31、首先添加一条待扫描的E1链路，并检查当前E1链路是否有线路告警，若有线路告警则跳过该E1链路，并将其标记为已扫描，继续添加一条待扫描的E1链路，反之，直接进入步骤S32；

S32、从该E1链路中一次性选择32种通道组合，通道组合的顺序依次为2M链路、64K链路、2*64K链路、3*64K链路到31*64K链路，共有32个链路；