[发明专利]一种基于E1的7号信令通道检测方法及装置

权利要求书

1.一种基于E1的7号信令通道检测方法，其特征在于：包括以下步骤，

S1、用于采集带有7号信令的多路E1输入信号的E1输入采集步骤；

S2、用于将采集到的多路E1输入信号进行时隙交叉连接的PCM交叉连接步骤；

S3、用于将交叉后得到的信号时隙进行通道检测的HDLC通道时隙检测步骤；

S4、用于将S3中检测出的有效7号信令通道时隙交叉汇聚到E1输出端口的E1输出发送步骤，所述的E1输出端口与后续的E1高阻头连接。

2.根据权利要求1所述的一种基于E1的7号信令通道检测方法，其特征在于： 所述的步骤S1支持同时采集64路E1输入信号，步骤S2中所述的时隙交叉连接支持64×64个2M码流，即2048*2048个64K通道的无阻塞全交叉，步骤S3中的通道检测包含有32路HDLC控制器，可以同时检测32种通道组合。

3.根据权利要求1所述的一种基于E1的7号信令通道检测方法，其特征在于：步骤S4中所述的E1输出端口有16路E1输出端口。

4.根据权利要求2所述的一种基于E1的7号信令通道检测方法，其特征在于：所述的步骤S2的具体流程如下，

S21、在E1信号帧同步脉冲的控制下，将采集到的多路E1输入信号每个时隙的数据转换为8bit的字节，在控制器的作用下按照时隙顺序存入数据内存块RAM中；

S22、将多路E1输入信号时隙重新排列组合后得到输出时隙，将得到的输出时隙对应输入时隙的时隙编号依次存储到时隙连接关系表RAM中；

S23、控制器按顺序从时隙连接关系表RAM中读出输出时隙的每个时隙的连接关系，并按照该连接关系从数据内存块RAM中读取出对应的输入数据；

S24、将步骤S23中得到的输入数据进行并串转换，得到2M串行输出E1链路。

5.根据权利要求4所述的一种基于E1的7号信令通道检测方法，其特征在于：所述的数据内存块RAM和时隙连接关系表RAM均有2048个存储空间。

6.根据权利要求2所述的一种基于E1的7号信令通道检测方法，其特征在于：所述步骤S3的HDLC通道时隙检测流程如下，

S31、首先添加一条待扫描的E1链路，并检查当前E1链路是否有线路告警，若有线路告警则跳过该E1链路，并将其标记为已扫描，继续添加一条待扫描的E1链路，反之，直接进入步骤S32； 

S32、从该E1链路中一次性选择32种通道组合，通道组合的顺序依次为2M链路、64K链路、2*64K链路、3*64K链路到31*64K链路，共有32个链路；

S33、配置好选择出的32路通道组合的参数，延时300ms后检查与所述32路通道对应的HDLC控制器是否接收到正确的7号信令包，如果接收到正确的7号信令包则将该HDLC控制器的7号信令通道参数写入扫描链路池，并检测是否还有未扫描的E1链路，否则放弃本次扫描直接检测是否有未扫描的下一条E1链路；

S34、若还有未扫描的E1链路，则添加扫描该E1链路，反之，所有的E1链路扫描完后，将上述的扫描链路池中记录的7号信令通道参数写到时隙连接关系表中。

7.根据权利要求1所述的一种基于E1的7号信令通道检测方法，其特征在于：步骤S4所述的交叉汇聚的实现方式是，通过读取时隙连接关系表完成7号信令输出到E1输出端口。

8.基于E1的7号信令通道检测装置，其特征在于：包括，

E1输入采集模块：用于采集带有7号信令的多路E1输入信号；

PCM交叉连接模块：用于将采集到的多路E1输入信号进行时隙交叉连接；

HDLC通道时隙检测模块：用于将交叉后得到的信号时隙进行通道检测；

E1输出发送模块：用于将检测出的有效7号信令通道时隙交叉汇聚到E1输出端口，所述的E1输出端口通过后续E1高阻头与信令采集器连接；

所述的PCM交叉连接模块的输入端与E1输入采集模块相接，输出端分别与HDLC通道时隙检测模块和E1输出发送模块相接。