[发明专利]嵌入式晶圆级接合方法

说明书

相关申请的交叉参考

本申请要求于2010年7月30日提交的美国临时专利申请第61/369,366号名称为“Embedded Wafer-Level Bonding Approaches”的优先权，其全部内容通过引证结合在此。

技术领域

本发明涉及半导体领域，更具体地，涉及嵌入式晶圆级接合方法。

背景技术

随着半导体技术的发展，半导体芯片/管芯变得越来越小。同时，有更多的功能需要集成到半导体管芯中。因此，半导体管芯需要将越来越多的I/O焊盘封装到越来越小的区域，因而I/O焊盘的密度随着时间迅速增加。故半导体管芯的封装变得越发困难，这对于封装的产量(yield)产生了不利影响。

传统的封装技术可以划分为两类。在第一类中，在切割晶圆上的管芯之前对该管芯进行封装。这种封装技术具有一些优点，比如生产量较高，并且成本较低。此外，需要较少的底部填充或者模塑料(molding compound)。然而，这种封装技术也有缺点。如上所述，管芯的尺寸变得越来越小，对应的封装可以只是扇入型(fan-in type)封装，其中，每个管芯的I/O焊盘都被限制在对应管芯表面的正上方的区域。随着管芯的区域被限制，由于限制了I/O焊盘的间距(pitch)，因此就限制了I/O焊盘的数量。如果焊盘的间距减小，则会形成焊桥。另外，在固定的球尺寸需求下，焊球必须具有确定尺寸，这样就限制了能够封装到管芯表面的焊球数量。

在另一种封装类型中，在管芯被封装之前就将管芯从晶圆上切割下来，并且只有“已知的合格管芯”才能够被封装。这种封装技术的优点是能够形成扇出型(fan-out)封装，这就意味着管芯上的I/O焊盘可以重新分布到大于管芯的区域，因此，可以增加封装到管芯表面的I/O焊盘数量。

发明内容

为解决上述问题，本发明提供了一种方法，包括：提供载体，在载体上设置有粘结层；提供管芯，管芯包括：衬底；多个接合焊盘，位于衬底上方；以及介电层，位于多个接合焊盘上方；将管芯置于粘结层上；形成模塑料以覆盖管芯，其中，模塑料包围管芯；移除模塑料的管芯正上方的部分，以暴露介电层；以及在介电层上面形成再分布线，再分布线与多个接合焊盘中的至少一个电连接。

其中，在将管芯置于粘结层上的步骤之前，管芯进一步包括：金属支柱，金属支柱形成在介电层中，并且与多个接合焊盘电连接。

其中，在形成再分布线的步骤期间，金属支柱用作对准标记。

该方法进一步包括：在移除模塑料的部分的步骤之后，形成穿透介电层的金属支柱，金属支柱与多个接合焊盘电连接。

其中，移除模塑料的部分的步骤包括：在模塑料上实施化学机械抛光(CMP)。

该方法进一步包括：在形成再分布线的步骤之后，在再分布线的上方形成金属凸块，金属凸块与再分布线电连接。

该方法进一步包括：卸下载体。

其中，介电层的厚度大于大约10μm。

此外，还提供了一种方法，包括：提供载体，在载体上设置有粘结层；提供多个管芯，多个管芯中的每个管芯都包括：衬底；多个接合焊盘，位于衬底上方；介电层，位于多个接合焊盘上方；以及多个金属支柱，位于介电层中，并与多个接合焊盘电连接；将多个管芯置于粘结层上，多个管芯中的每个管芯的衬底的底面面向粘结层；将模塑料填入多个管芯之间，其中，模塑料覆盖多个管芯中的每个管芯的介电层；对模塑料实施平坦化，直到暴露多个金属支柱；以及在多个金属支柱上方形成再分布线，再分布线与多个金属支柱电连接。

其中，在实施平坦化的步骤之前，金属支柱的顶表面基本上与介电层的顶表面平齐。

其中，在实施平坦化的步骤之前，金属支柱的顶表面低于介电层的顶表面。

其中，介电层包含非模塑料介电材料。

其中，介电层包括模塑料。

其中，再分布线延伸到模塑料的正上方。

该方法进一步包括：在形成再分布线的步骤之后，在再分布线中的一条的上方形成金属凸块，金属凸块与再分布线中的一条连接；以及将载体从多个管芯和模塑料上移除。