[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种在PMOS的沟道区中形成SiGe层的同时在NMOS的沟道区中形成SiC层的制造方法。

背景技术

随着CMOS器件尺寸的日益缩小，新材料或不同以往的器件结构得到应用以克服器件尺寸缩小带来的挑战，同时提高器件的性能。其中，SiGe沟道和SiC沟道由于其本身固有的迁移率比Si沟道更高，所以大量的报告指出SiGe沟道和SiC沟道是下一代高性能CMOS器件的可靠选择。

现有技术描述了一种半导体器件结构，该器件结构包括Si衬底，Si衬底上的绝缘层以及此绝缘层上的半导体层。该半导体层自下而上的叠层结构可以由下述几种情形表示：Si/SiGe/ Si，Si/SiC/ Si，Si/SiGeC/ Si，Si/SiC /SiGe/ Si，Si/SiC / Si /SiGe/ Si；后三种叠层结构都是Si/SiGe/Si叠层结构的变式，其中的SiGe用作器件的沟道，SiC用来抑制Si衬底上的绝缘层上的Si层中掺杂的杂质向其上的SiGe层的扩散；Si/SiGeC/Si叠层结构中的SiGeC含有的C用来抑制SiGe的晶格松弛以及掺杂杂质的扩散；Si/SiC/ Si 叠层结构中的SiC用作器件的沟道。

在现有技术中还描述了另一种半导体器件结构，该器件结构是在Si衬底上自下而上依次形成SiGe层、含C的Si层以及Si层，晶格常数的关系是SiGe>Si>SiC，其中的SiGe层可以用作PMOS的沟道，含C的Si层可以用作NMOS的沟道。

上述两种器件结构都是在Si衬底上先形成一种具有多层结构的半导体层，然后在此半导体层上依次形成栅极和源/漏区。

在另一现有技术中描述了一种SiGe沟道的形成方法，该方法包括在一个具有绝缘体上硅结构的衬底上形成栅极，然后在绝缘体上硅结构的硅层上选择性外延生长SiGe层，在SiGe层上形成一薄层硅层，接着在1050℃下的氧化气氛中使SiGe层完全下移到其下层的硅层中形成SiGe沟道，其上层的硅层完全氧化为二氧化硅，最后采用蚀刻去除二氧化硅以及覆盖在栅极上的氧化物。

CMOS器件和结构尺寸必将不断缩小，其希望的结果是采用更加简化的结构及方法将SiGe沟道和SiC沟道应用于CMOS器件中以提高其性能。

发明内容

本发明提供了一种半导体器件的制造方法，包括：提供一个半导体衬底，在形成栅极之前于PMOS的沟道区形成一个凹槽；在所述凹槽中形成SiGe层；在NMOS的沟道区实施碳离子注入；在PMOS和NMOS的沟道区上方形成栅极。

在本发明的方法中，采用外延生长或者沉积工艺形成所述 SiGe层；所述 SiGe层的厚度为5-50nm；所述 SiGe层中Ge原子所占比例为5-30％；所述 SiGe层是含硼的SiGe层。

在本发明的方法中，采用离子束注入或者等离子体注入的方法实施所述碳离子注入；所述碳离子注入的能量为200-5000eV；所述碳离子注入的剂量为5.0×e¹²-1.0×e¹⁸atom/cm²。

在本发明的方法中，进一步包括：在形成所述SiGe层之后，在所述SiGe层之上形成帽层。

在本发明的方法中，采用外延生长或者沉积工艺形成所述帽层；所述帽层的材料是硅或者硼硅；所述帽层的厚度为1-10nm。

在本发明的方法中，进一步包括：在所述碳离子注入之后，进行退火处理。

在本发明的方法中，所述栅极的材料是多晶硅。

在本发明的方法中，进一步包括：在形成所述栅极之前，在所述PMOS和NMOS的沟道区上方形成栅极介质层。

在本发明的方法中，进一步包括：在形成所述栅极之后，在所述栅极的外围形成绝缘材料层。

在本发明的方法中，所述绝缘材料层是氧化硅层。

根据本发明，可以只在PMOS的沟道区中形成SiGe层的同时只在NMOS的沟道区中形成SiC层，在PMOS的源/漏区中不会形成SiGe层，同时在NMOS的源/漏区中不会形成SiC层，在提高CMOS器件性能的同时简化了器件结构，降低了制造成本。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：