[发明专利]用于三维金属互连技术的一般化的器件组装的使用

说明书

技术领域

本发明涉及半导体器件组装领域。并且更具体地，本发明涉及半导体器件组装和三维金属互连技术领域。

背景技术

电路小型化和系统小型化是电子工业中的公知目标。许多小型化通过增加单个半导体裸芯片(通常称为集成电路或者芯片)上的集成度而实现。如所公知的，一些电路功能由基于一种类型的半导体工艺形成的芯片更好地执行，而其他电路功能则由基于不同类型的半导体工艺形成的芯片更好地执行。这种全异电路功能的示例包括模拟电路对数字电路，以及还有高功率电路应用对低功率电路应用。通常，不能利用两个或者更多个不同半导体工艺制造单个芯片。

为了小型化具有使用不同半导体制造技术形成的芯片的电子系统，集成电路工业中的趋势是将这样的电路电耦合在一起。目前，工业中已经存在用于将两个裸芯片并排定位的技术，每个裸芯片具有不同的制造技术。拾取每个裸芯片并且将其放置在封装体中。存在将每个裸芯片连接到外部连接和/或者将每个裸芯片相互连接的焊线。这称为并排技术。用于将两个全异芯片联合在一起的另一种技术是将第一裸芯片堆叠在第二裸芯片之上，通常两个裸芯片都是面朝上。这些两个裸芯片中的每个裸芯片经由焊线电耦合到外部连接和/或互连起来。这称为堆叠裸芯片技术。堆叠裸芯片技术的修改是第一裸芯片配置为倒装芯片裸芯片。为了组装第一裸芯片和第二裸芯片，将第一裸芯片上反转成倒置，然后拾取第一裸芯片并将其放置在第二裸芯片的顶部上，使得第一裸芯片的“顶”表面(现在倒置)放置在第二裸芯片的顶表面上。第一裸芯片和第二裸芯片两者的接口表面都被配置成具有焊球互连，使得当进行组装时，在第一裸芯片和第二裸芯片之间形成某种程度的互连。可以使用CSP(芯片级封装)类型的技术来进行该修改的堆叠裸芯片技术。在并排技术或者堆叠裸芯片技术中，单个化第一裸芯片，这意味着已经切割在其上制造第一裸芯片的晶片以形成独立、单独的裸芯片，单个化第二裸芯片，且组装过程要求某些装置来将两个裸芯片拾取和放置在一起并且连接两个裸芯片。并排技术和堆叠裸芯片技术的优势是所有裸芯片可以针对适当的功能性进行预先测试以并且因此称作确认好的裸芯片。

用于互连全异类型的裸芯片的另一种技术是晶片键合技术，该技术在被键合的晶片上的裸芯片之间形成三维金属互连。在一些情况中，这样的三维金属互连包括硅穿孔。晶片键合技术将第一晶片和第二晶片键合在一起，其中第二晶片具有与第一晶片上的裸芯片不同工艺的裸芯片，但是在两个晶片上的裸芯片具有相同的尺寸、间距以及重复频率。对于第一晶片和第二晶片两者，在每个裸芯片的表面上存在暴露的金属互连。将两个晶片放置在一起使得具有暴露的金属互连的表面相互面对。将两个晶片键合到一起并且两个晶片的接口表面的互连紧密连接。这将第一晶片上的一个裸芯片键合在第二晶片上的另一个裸芯片顶部上。然后切割键合的晶片堆叠以单个化单独的裸芯片堆叠。根据两个晶片的化学成分来完成两个晶片的键合。可以使用其他的化学过程。例如，可以存在沉积在晶片上的其他类型材料，使得当两个晶片键合到一起时，使用这些接口材料的熔化温度。也可以使用本领域公知的其他键合技术。

晶片键合技术的一个优势是可以获得两个晶片之间的高密度互连，这是由于晶片通常具有非常精细的几何分辨率互连并且因此两个晶片之间的金属化在低水平上。与使用焊球(其中通常焊球的直径为100微米或者更大)的堆叠裸芯片技术相比，互连的数目受到大得多的限制。因此，使用晶片键合技术比使用堆叠裸芯片技术与互连相关联的寄生特性较低。还有，堆叠裸芯片技术使用拾取和放置过程，其中单独地放置每个裸芯片。相比而言，晶片键合技术使用批量处理，因此存在规模经济。