[发明专利]包括多个MOS管的IC及其铝线的光刻方法、制备方法

说明书

技术领域

本发明属于半导体制造技术领域，涉及置于多晶硅栅极引线之间的铝线以及该铝线的光刻方法、制备方法。

背景技术

    集成电路（IC）中通常包括许多个MOS管。在特征尺寸较大的IC中（例如最小特征尺寸大于或等于0.5微米），MOS管的栅极通常采用多晶硅层光刻构图形成。而在IC的后端互连结构中，通常包括多层布线，在多晶硅栅极引线所在布线层上（通常为第一层布线上），还需要构图形成铝线作为互连线。由于多晶硅栅极引线和铝线分别为不同材质，因此，通常是分别采用独立的光刻步骤来分别构图。

    图1所示为现有技术的包括多个MOS管的IC的局部结构示意图，图2所示为图1所示IC结构的俯视图。如图1所示，其中，100为用于形成MOS管的衬底，101为某一MOS管的栅介质层（也即场氧区），103为衬底的有源区，每条多晶硅栅极引线110横跨地形成于多个场氧区和有源区之上，栅介质层之上部分的多晶硅栅极引线形成了一个MOS管的栅极；在两条多晶硅栅极引线110之间，还采用光刻构图的方法形成铝线130，在该实例中，铝线130与多晶硅栅极引线110基本平行。通常地，先光刻构图形成多晶硅栅极引线110再光刻构图形成铝线130。

    但是，在光刻构图形成铝线130时，通常会发现在铝线130上会形成缺口（notch）131，图3所示为图1所示缺口的SEM（Scanning Electron Microscope，扫描电子显微镜）图。该缺口可以造成铝线断线或者线宽大大减小，其能严重影响IC的可靠性。

发明内容

本发明的一个目的是，避免铝线在光刻构图时形成缺口。

本发明的又一目的是，提高IC的可靠性。

为实现以上目的或者其它目的，本发明提供以下技术方案。

按照本发明的一方面，提供一种包括多个MOS管的集成电路，所述MOS管包括多晶硅栅极引线，所述集成电路包括与所述多晶硅栅极引线在同一布线层上的铝线，所述铝线置于任意两条所述多晶硅栅极引线之间，所述铝线上设置用于铝线光刻构图的减反射层，所述减反射层是厚度范围基本为90埃至130埃的非晶硅薄膜。

较佳地，所述集成电路的最小特征尺寸大于或等于0.5微米。

较佳地，所述铝线的厚度范围为0.65至0.75微米。

较佳地，所述多晶硅栅极引线与所述铝线相互基本平行。

按照本发明的又一方面，提供一种包括多个MOS管的集成电路的铝线的光刻方法，所述MOS管包括多晶硅栅极引线，所述集成电路包括与所述多晶硅栅极引线在同一布线层上的铝线，所述铝线置于任意两条所述多晶硅栅极引线之间，其中，该光刻方法在曝光过程中采用厚度范围基本为90埃至130埃的非晶硅薄膜作为减反射层。

较佳地，所述曝光过程中所采用的光源的波长范围为365至486nm。

较佳地，所述曝光过程中所采用的光源为Nikon?或Canon?光刻机。

较佳地，所述集成电路的最小特征尺寸大于或等于0.5微米。

具体地，所述非晶硅薄膜通可以过PVD（Physical Vapor Deposition，物理气相沉积）形成。

按照本发明的再一方面，提供一种包括多个MOS管的集成电路的铝线的制备方法，该制备方法包括如以上所述及的光刻方法步骤。

按照本发明提供的制备方法的一实施例，其中，所述制备方法包括以下步骤：

在构图形成所述多晶硅栅极引线之后，沉积铝金属层；

在所述铝金属层上沉积厚度范围基本为90埃至130埃的非晶硅薄膜；以及

以所述非晶硅薄膜为减反射层进行光刻构图。

本发明的技术效果是，通过在铝的光刻过程中使用减反射层，并选择减反射层为厚度范围为90埃至130埃的非晶硅薄膜，从而可以避免曝光过程中多晶硅栅极引线对光线的影响，避免铝线上形成缺口，大大提高IC的良率及其可靠性。

附图说明

从结合附图的以下详细说明中，将会使本发明的上述和其它目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。

图1是现有技术的包括多个MOS管的IC的局部结构示意图。

图2是图1所示IC结构的俯视图。

图3是图1所示缺口的SEM图。

图4是图8所示的IC在沉积铝金属层后的结构示意图。

图5是图8所示的IC在沉积铝减反射层后的结构示意图。