[发明专利]后栅工艺移除多晶硅假栅制程的监控方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法，更具体地讲，涉及一种后栅工艺移除多晶硅假栅制程的监控方法。

背景技术

随高K/金属栅工程在45纳米技术节点上的成功应用，使其成为亚30纳米以下技术节点不可缺少的关键模块化工程。目前只有坚持高K/后金属栅(gate last)路线的英特尔公司在45纳米和32纳米量产上取得了成功。近年来紧随IBM产业联盟的三星、台积电、英飞凌等业界巨头也将之前开发的重点由高K/先金属栅(gate first)转向gate last工程。

Gate last工程中，在完成离子高温退火后，需要把多晶栅挖掉，而后在填充进金属栅电极，流程详见图1。如图1A，衬底1上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(IDL)5。如图1B，去除多晶硅假栅极3，形成栅极开口6，然后填充金属栅电极材料。多晶栅侧壁4为氧化硅或氮化硅材料的侧墙(spacer)，多晶栅下面的绝缘层2是淀积好的高K或是氧化硅或是氮氧化硅材料。目前，工业界有三条工艺路线来完成多晶假栅的去除工作，分别是干法刻蚀，湿法刻蚀，以及干法-湿法混合刻蚀；从实验及报道的结果看，更倾向于后2种方法。

多晶假栅3去除后，需要进行有效的监控手段来判断多晶硅是否完全去除掉，任何多晶的残留都会对器件电性能造成极大的负面影响。该项工艺属于32nm及以下的先进工艺，在多晶假栅3移除后如何有效对制程进行监控，尚未见任何报道。最直观的方法是通过扫描电子显微镜看多晶假栅3移除后晶圆的横截面，但这种方法对晶圆具有破坏性，并且反馈结果很慢，无法直接用于量产时对制程的有效监控。同时，目前集成电路工业界对工艺制程的监控大部分采用的是光学量测手段，而随技术节点的不断缩小，器件结构越来越复杂，叠层的薄膜越来越薄，传统光学量测方法遇到了很大挑战。为此，急需一种直观的，对晶圆无损伤的快速准确有效的监控方法来判断多晶假栅移除得是否彻底。

发明内容

因此，本发明的目的在于提出一种后栅工艺移除多晶硅假栅制程的监控方法，以便快速准确有效监控判断多晶硅假栅是否彻底移除，同时，该量测方法对晶圆不会带来损伤。

本发明提供了一种后栅工艺移除多晶硅假栅制程的监控方法，包括以下步骤：在晶圆表面形成多晶硅假栅结构以及测试结构；确定测试结构密度量测目标及误差范围；使用XRR设备测量测试结构的密度，判断多晶硅假栅是否完全移除。

本发明还提供了一种后栅工艺移除多晶硅假栅制程的监控方法，包括以下步骤：在晶圆表面形成多晶硅假栅结构以及测试结构；确定测试结构中绝缘层厚度量测目标及误差范围；使用XRR设备测量绝缘层和多晶硅的厚度，判断多晶硅是否完全移除和/或发生过刻蚀。

其中，测试结构与多晶硅假栅采用相同工艺同时制作在相同水平面内。其中，测试结构包括衬底上的绝缘层、多晶硅、侧壁、层间介质层。其中，测试结构具有预定的图形密度，该图形密度定义为多晶硅宽度与多晶硅间距的比值。其中，测试结构的密度范围为10％-100％。其中，测试结构的密度范围为50％。

其中，测试结构位于晶圆内部独立芯片单元的切割线上，或者位于独立芯片单元内部。

其中，测试结构为长方形或者正方形。其中，测试结构的尺寸为20μm×20μm、30μm×30μm、50μm×50μm中的一种。

其中，绝缘层为高k材料、氧化硅或氮氧化硅。

其中，通过实验性设计(DOE)结合XRR测试手段，获取多晶硅被完全去除的样品晶圆的测试结构密度和/或绝缘层厚度以及误差范围。

其中，如果测试结构密度和/或绝缘层厚度超出误差范围，则判定多晶硅没有完全去除，需要二次处理。

本专利提出了两条多晶假栅移除后的监控路线和测试结构，采用了X射线反射技术(XRR)监控多晶假栅移除是否移除彻底，该技术可以有效监控多层薄膜的厚度和密度，具有快速量测，结果准确的优点，该技术在集成电路工业界的应用刚处于起步阶段，是一种很有发展潜力的晶圆工艺监控手段。依照本发明的量测方法，可以快速准确有效监控判断多晶硅假栅是否彻底移除，同时该量测方法对晶圆不会带来损伤。

本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1显示了现有技术的后栅工艺示意图；

图2显示了XRR测量技术示意图；