[发明专利]一种降低固态存储系统响应时间的方法

说明书

技术领域

本发明属于存储器与计算机体系技术领域，特别是一种降低固态存储系统响应时间的方法。

背景技术

作为唯一主流的固态非挥发数据储存技术，闪存已经成为了全球半导体产业体系中发展最为迅速的一环。2010年市场研究报告显示，闪存产品的市场已突破200亿美元。虽然目前闪存主要用于消费性电子产品例如数字照相机和手机，以闪存作为存储介质的固态存储系统正在得到业界的广泛关注。使用闪存作为存储介质的固态存储系统比传统存储系统的速度可提高10至100倍。除了速度上的优势，由于完全没有机械结构，固态存储系统在抗震性能、发热功耗、使用噪音和体积重量方面都有着显著的优势。固态存储系统主要包含一个固态存储系统控制器和一个以上闪存芯片。

浮栅金属氧化物半导体晶体管是闪存芯片的基本信息存储单元。浮栅金属氧化物半导体晶体管的阈值电压可以通过注射一定数量的电子进入浮栅而改变。因此，通过对浮栅内电子数目的精确控制，每个存储单元，即浮栅金属氧化物半导体晶体管，可储存多个比特信息。精确控制浮栅内电子数目的过程通常被称为编程。在每一个存储单元可以被编程之前，其浮栅内的所有电子必须被移走，从而使得其阈值电压被置为最低，这个过程被称为擦除。在对信息存储单元编程的过程中，业界通常使用一种渐进式的“编程-校验-再编程”的方法以实现对浮栅内电子数目的精确控制。重复的“编程/擦除”的操作会逐渐降低浮栅金属氧化物半导体晶体管的噪音容限，从而使得闪存芯片只有一定的“编程/擦除”次数限度，加上随着闪存制造工艺精度的不断提高，闪存器件的存储密度不断升高、价格不断下降，这样更加重了重复“编程/擦除”操作对于信息存储单元的副作用，使得闪存芯片的使用寿命和可靠性不断下降，由此固态存储系统控制器必须采用越来越强大而复杂的纠错码来应付不断下降的闪存信息存储单元可靠性，以保证整个固态存储系统的可靠性和使用寿命.然而，纠错码的解码及校验过程会引入一定的延迟，进而延长固态存储系统的响应时间、降低固态存储系统的响应速度。而且越复杂的纠错码通常会导致越长的解码及校验延迟、进而带来数据读取响应时间这一重要的固态存储系统性能指标的严重下降。

发明内容

为了克服上述现有技术存在的不足，本发明的目的在于提供一种降低固态存储系统响应时间的方法，避免了现有的延长固态存储系统的响应时间和降低固态存储系统的响应速度的缺陷，非常有效地降低了固态存储系统数据读取操作的响应时间。

为了达到上述目的，本发明所采用的技术方案是：

一种降低固态存储系统响应时间的方法，首先固态存储系统控制器将读自闪存的每帧用户数据读入其内的纠错码解码器，纠错码解码器对该帧用户数据进行纠错码解码操作，纠错码解码操作完成后得到了纠错码解码数据，接着将该纠错码解码数据同时并行输入固态存储系统控制器内的解码结果校验器和检错码编码及数据传输器，一方面纠错码解码数据由解码结果校验器进行解码结果校验操作，经解码结果校验操作所获得的解码结果实时传输至固态存储系统控制器内的错误注入控制模块；另一方面纠错码解码数据由检错码编码及数据传输器先进行检错码编码，得到编码后数据，这时如果传输至错误注入控制模块所述的编码后的解码结果是发现错误，错误注入控制模块控制检错码编码及数据传输器将编码后数据中一个以上的比特进行错误翻转，将该进行错误翻转后的结果通过数据传输接口进行数据输出发送到主机，如果传输至错误注入控制模块所述的编码后的解码结果是未发现错误，错误注入控制模块控制检错码编码及数据传输器将编码后数据直接通过数据传输接口进行数据输出发送到主机，随后主机对接收到的数据启动检错码校验，如果在校验过程中发现错误，就丢弃接收到的数据并要求固态存储系统控制器重新发送所述的该帧用户数据，如果在校验完毕时未发现错误，就接收此接收到的数据。

所述的纠错码解码器和检错码编码及数据传输器之间插入预设深度的缓冲器，该缓冲器为先入先出缓冲器。

所述的每帧用户数据或者为两个以上的分块数据构成，这样每个分块数据按照等同于针对每帧用户数据采用的所述降低固态存储系统响应时间的方法进行处理。