[发明专利]低温多晶硅薄膜晶体管阵列基板及其制作方法

说明书

技术领域

本发明涉及薄膜晶体管(TFT)的制作技术，具体涉及一种低温多晶硅薄膜晶体管(LTPS TFT)阵列基板及其制作方法。

背景技术

由于非晶硅本身自有的缺陷问题，如缺陷态多导致的开态电流低、迁移率低、稳定性差等，使其在很多领域的应用受到限制。为了弥补非晶硅本身的缺陷，扩大相应产品在相关领域的应用，低温多晶硅(LTPS，Low Temperature PloySilicon)技术就应运而生。

如图1所示，传统的LTPS TFT阵列基板从下到上依次包括：基板10、缓冲(Buffer)层11、有源(A-Si)层12、绝缘层13、栅电极14、栅绝缘层15、源漏电极16、钝化层17、像素电极(ITO)18及保护(Resin)层19。为了实现该LTPS TFT阵列基板需要进行7次曝光，主要的制作步骤如下：

步骤1：在基板上沉积缓冲层及有源层，采用有源层掩模板(A-Si Mask)形成有源层图形，然后在有源层上沉积绝缘层；

步骤2：在完成步骤1处理后的基板上沉积栅电极金属层(Gate Metal)，采用栅电极掩模板(Gate Mask)形成包括栅电极、栅线(图中未示出)及公共电极线(图中未示出)的金属层图形；

步骤3：在完成步骤2处理后的基板上沉积栅绝缘层，采用接触孔掩模板(Contact Hole Mask)形成位于有源层上方的接触孔，以用于源漏电极与有源层的连接；

步骤4：在完成步骤3处理后的基板上沉积数据线金属层(Date Metal)，采用源漏电极掩模板(S/D Mask)形成包括源漏电极及数据线(图中未示出)的金属层图形；

步骤5：在完成步骤4处理后的基板上沉积钝化层，采用过孔掩模板(VIAHole Mask)在钝化层上形成过孔，以将像素电极与源漏电极桥接；

步骤6：在完成步骤5处理后的基板上沉积像素电极层，采用像素电极掩模板(ITO Mask)形成包括像素电极的像素电极层图形；

步骤7：在完成步骤6处理后的基板上沉积保护层，采用保护层掩模板(Resin Mask)形成平坦化层。

上述LTPS TFT阵列基板的制作工艺比较复杂，制作流程繁多，生产时间较长，造成其制作成本增加，难与非晶硅TFT产品进行竞争，且采用的掩模板(Mask)数量较多，生产中容易出现对合精度差的问题，不利于提高产品质量。

发明内容

有鉴于此，本发明的主要目的在于提供一种LTPS TFT阵列基板及其制作方法，减少制作工艺中使用的掩模板数量，简化制作流程，缩短生产时间，降低成本，提高产品质量。

为了达到上述目的，本发明提供一种低温多晶硅薄膜晶体管LTPS TFT阵列基板，所述LTPS TFT阵列基板包括：基板、栅电极、栅绝缘层、有源层、源漏电极及像素电极；其中，

栅电极，形成于基板上方；

栅绝缘层，覆盖于基板和栅电极上方；

有源层，形成于栅绝缘层对应栅电极的上方；

源漏电极，形成于有源层上方；

像素电极，形成于源漏电极和栅绝缘层上方。

进一步地，所述LTPS TFT阵列基板还包括保护层，所述保护层形成于源漏电极、有源层、像素电极和栅绝缘层上方，并形成有位于像素电极上方的过孔。

进一步地，所述有源层和源漏电极通过一个掩模板经同一次光刻工艺得到。

进一步地，所述LTPS TFT阵列基板还包括栅电极金属层测试线和数据线金属层测试线，所述栅绝缘层上形成有接触孔，所述接触孔内填充有源层，将栅电极金属层测试线与数据线金属层测试线桥接。

进一步地，所述LTPS TFT阵列基板还包括栅电极金属层测试线和数据线金属层测试线，所述栅绝缘层上形成有接触孔，所述接触孔内填充像素电极材料，将栅电极金属层测试线与数据线金属层测试线桥接。

进一步地，所述LTPS TFT阵列基板还包括缓冲层，所述缓冲层位于基板上方，栅电极以及栅绝缘层的下方。

为了达到上述目的，本发明还提供一种LTPS TFT阵列基板的制作方法，所述方法包括：

步骤1、在基板上沉积栅电极金属层，采用第一块掩模板形成包含栅电极的金属层图形；

步骤2、在完成步骤1处理后的基板上沉积栅绝缘层，所述栅绝缘层覆盖于基板及栅电极上方；