[发明专利]低温多晶硅薄膜晶体管阵列基板及其制作方法

权利要求书

1.一种低温多晶硅薄膜晶体管LTPS TFT阵列基板，其特征在于，所述LTPSTFT阵列基板包括：基板、栅电极、栅绝缘层、有源层、源漏电极及像素电极；其中，

栅电极，形成于基板上方；

栅绝缘层，覆盖于基板和栅电极上方；

有源层，形成于栅绝缘层对应栅电极的上方；

源漏电极，形成于有源层上方；

像素电极，形成于源漏电极和栅绝缘层上方。

2.如权利要求1所述的LTPS TFT阵列基板，其特征在于，所述LTPS TFT阵列基板还包括保护层，所述保护层形成于源漏电极、有源层、像素电极和栅绝缘层上方，并形成有位于像素电极上方的过孔。

3.如权利要求1所述的LTPS TFT阵列基板，其特征在于，所述有源层和源漏电极通过一个掩模板经同一次光刻工艺得到。

4.如权利要求1所述的LTPS TFT阵列基板，其特征在于，所述LTPS TFT阵列基板还包括栅电极金属层测试线和数据线金属层测试线，所述栅绝缘层上形成有接触孔，所述接触孔内填充有源层，将栅电极金属层测试线与数据线金属层测试线桥接。

5.如权利要求1所述的LTPS TFT阵列基板，其特征在于，所述LTPS TFT阵列基板还包括栅电极金属层测试线和数据线金属层测试线，所述栅绝缘层上形成有接触孔，所述接触孔内填充像素电极材料，将栅电极金属层测试线与数据线金属层测试线桥接。

6.如权利要求1所述的LTPS TFT阵列基板，其特征在于，所述LTPS TFT阵列基板还包括缓冲层，所述缓冲层位于基板上方，栅电极以及栅绝缘层的下方。

7.一种LTPS TFT阵列基板的制作方法，其特征在于，所述方法包括：

步骤1、在基板上沉积栅电极金属层，采用第一块掩模板形成包含栅电极的金属层图形；

步骤2、在完成步骤1处理后的基板上沉积栅绝缘层，所述栅绝缘层覆盖于基板及栅电极上方；

步骤3、在完成步骤2处理后的基板上依次形成多晶硅层和数据线金属层，采用第三块掩模板形成包括有源层及源漏电极的金属层图形，所述有源层位于栅绝缘层对应栅电极的上方，所述源漏电极位于有源层上方；

步骤4：在完成步骤3处理后的基板上沉积像素电极层，采用第四块掩模板形成包括像素电极的像素电极层图形，所述像素电极位于源漏电极和栅绝缘层上方。

8.如权利要求7所述的制作方法，其特征在于，所述方法还包括：

步骤5：在完成步骤4处理后的基板上沉积保护层，采用第五块掩模板在保护层上形成过孔，所述过孔位于像素电极上方。

9.如权利要求7所述的制作方法，其特征在于，所述步骤1还包括：采用第一块掩模板形成栅电极金属层测试线；

所述步骤2还包括：采用第二块掩模板在栅绝缘层上形成接触孔；

所述步骤3还包括：采用第三块掩模板形成数据线金属层测试线，且步骤3中形成的有源层填充在接触孔内，将栅电极金属层测试线与数据线金属层测试线桥接。

10.如权利要求7所述的制作方法，其特征在于，所述步骤1中还包括：采用第一块掩模板形成栅电极金属层测试线；

所述步骤2还包括：采用第二块掩模板在栅绝缘层上形成接触孔；

所述步骤3还包括：采用第三块掩模板形成数据线金属层测试线，且步骤4中形成的像素电极材料填充在接触孔内，将栅电极金属层测试线与数据线金属层测试线桥接。

11.如权利要求7所述的制作方法，其特征在于，所述第三块掩模板为半色调掩模板或灰色调掩模板。

12.如权利要求7所述的制作方法，其特征在于，在所述步骤1之前，所述方法还包括：在基板上沉积缓冲层。

13.如权利要求7所述的制作方法，其特征在于，所述步骤3中形成多晶硅层具体为：在完成步骤2处理后的基板上沉积非晶硅层，再利用结晶化方法使非晶硅结晶形成多晶硅。