[发明专利]制造3D非易失性存储器件的方法

权利要求书

1.一种制造三维非易失性存储器件的方法，包括以下步骤：

在衬底之上形成次沟道；

在所述衬底之上形成叠层，所述叠层包括与导电层交替层叠的多个层间电介质层；

选择性地刻蚀所述叠层，以形成暴露出所述次沟道的第一开放区；

形成主沟道导电层以间隙填充所述第一开放区；

选择性地刻蚀所述叠层和所述主沟道导电层，以形成限定出多个主沟道的第二开放区；以及

形成隔离层以间隙填充所述第二开放区。

2.如权利要求1所述的方法，还包括以下步骤：在形成所述主沟道导电层之前，在所述第一开放区的侧壁上形成存储层。

3.如权利要求2所述的方法，其中，所述存储层包括顺序地层叠的电荷阻挡层、电荷陷阱层和隧道绝缘层。

4.如权利要求1所述的方法，其中，将所述第一开放区形成为孔型，而将所述第二开放区形成为线型以将分隔所述第一开放区的各部分。

5.如权利要求1所述的方法，还包括以下步骤：在包括所述隔离层的所得结构之上形成选择晶体管，其中所述选择晶体管与相应的所述主沟道耦接。

6.如权利要求5所述的方法，其中，形成选择晶体管的步骤包括以下步骤：

在包括所述隔离层的所得结构之上顺序地形成层间电介质层、栅导电层和层间电介质层；

选择性地刻蚀所述层间电介质层和所述栅导电层，并形成暴露出所述多个主沟道的第三开放区；

在所述第三开放区的侧壁上形成栅电介质层；

形成沟道导电层以间隙填充所述第三开放区；

选择性地刻蚀所述层间电介质层、所述栅导电层、所述栅电介质层和所述沟道导电层，并形成限定出与相应的所述主沟道耦接的沟道层的第四开放区；以及

形成隔离绝缘层以间隙填充所述第四开放区。

7.如权利要求6所述的方法，其中，将所述第三开放区形成为孔型，而将所述第四开放区形成为分隔所述第三开放区的各部分的线型。

8.如权利要求6所述的方法，其中，将所述第四开放区形成为沿着与所述第二开放区相同的方向延伸的线型。

9.一种制造三维非易失性存储器件的方法，包括以下步骤：

在衬底之上形成次沟道；

在所述衬底之上形成叠层，所述叠层包括与导电层交替层叠的多个层间电介质层；

选择性地刻蚀所述叠层，以形成暴露出所述次沟道的第一开放区；

执行清洗工艺以在所述第一开放区的侧壁上形成凸出部和凹进部；

形成主沟道导电层以间隙填充所述第一开放区；

选择性地刻蚀所述叠层和所述主沟道导电层，以形成限定出多个主沟道的第二开放区；以及

形成隔离层以间隙填充所述第二开放区。

10.如权利要求9所述的方法，其中，在执行清洗工艺步骤中，所述导电层的侧壁由所述清洗工艺所产生的刻蚀深度比所述层间电介质层由所述清洗工艺上所产生的侧壁的刻蚀深度更大，其中由于刻蚀深度差的原因而在所述层间电介质层的侧壁之间形成凹槽。

11.如权利要求10所述的方法，其中，利用对导电层比对层间电介质层具有更高刻蚀速率的清洗剂来执行所述清洗工艺。

12.如权利要求10所述的方法，在形成所述主沟道导电层之前还包括以下步骤：

沿着所述第一开放区的侧壁形成电介质层；

形成浮栅以间隙填充所述凹槽；以及

在形成有所述电介质层和所述浮栅的第一开放区的侧壁上形成隧道绝缘层。

13.如权利要求9所述的方法，其中，将所述第一开放区形成为孔型，而将所述第二开放区形成为分隔所述第一开放区的各部分的线型。

14.如权利要求9所述的方法，还包括以下步骤：在包括所述隔离层的所得结构之上形成选择晶体管，所述选择晶体管与相应的所述主沟道耦接。