[发明专利]集成电路

说明书

技术领域

本发明的披露大致涉及半导体装置的领域，尤其涉及包括电感器的集成电路。

背景技术

至今集成电路(integrated circuit，IC)工业中已经历急速的成长。在IC材料及设计的科技进展已创造出数代的IC，其中每个世代比上个世代均具有更小及更复杂的电路。然而，这些进展也提高了IC工艺的复杂度，并且，如要这些科技进展被付诸实现，需要在IC工艺中有类似的进展。

在IC演进中，通常功能密度(也就是每晶片面积所具有内连线装置的数目)被提高，而几何尺寸(也就是在一工艺中所能做出最小的元件(或线))被降低。尺寸下降通常可借由提高产率及降低相关花费而提供优点。尺寸下降也提供一相对较高的功率消耗，要解决这个问题，可使用低功率消耗的装置，例如互补金属氧化物半导体导体装置。

如前述，半导体工业的趋势是走向集成电路的微型化及尺寸降低，为了提供更小的IC及提高性能，例如增加速度及降低耗电。虽然过去在集成电路中导线的材料通常是铝及铝合金，目前的趋势是利用铜来当导电材料，因为铜比起铝具有较好的电性特性，例如较低的电阻、较高的导电度及较高的熔点。

发明内容

为了解决现有技术的问题，本发明提供一种集成电路，包括：一基板，其具有一表面；及一电感器，其设置于该基板的该表面上方，该电感器可操作以产生一通过本身且大抵上与该表面垂直的磁场。

本发明还提供一种集成电路，包括：一基板，其具有一表面；及一电感器，设置于该基板的该表面上方，该电感器包括：一第一导线，设置于该基板的该表面上方；至少一第一导电结构，设置于该第一导线上方且与其电性连接；一第二导线，设置于该至少一第一导电结构上方且与其电性连接；至少一第二导电结构，设置于该第一导线上方且与其电性连接；及一第三导线，设置于该至少一第二导电结构上方且与其电性连接。

本发明可提供更小的IC及提高性能。

附图说明

图1A显示第一示范电感器的立体结构的示意图。

图1B为第一示范电感器沿着图1A中切线1B-1B剖开的剖面示意图。

图2A显示第二示范电感器的立体结构的示意图。

图2B为第二示范电感器沿着图2A中切线2B-2B剖开的剖面示意图。

图3A显示第三示范电感器的立体结构的示意图。

图3B为第三示范电感器沿着图3A中切线3B-3B剖开的剖面示意图。

图4A为第一示范电感器及第一示范遮蔽结构的立体结构的示意图。

图4B为第一示范电感器及第一示范遮蔽结构沿着图4A中切线4B-4B剖开的剖面示意图。

图5A第一示范电感器及第二示范遮蔽结构的立体结构的示意图。

图5B为第一示范电感器及第二示范遮蔽结构沿着图5A中切线5B-5B剖开的剖面示意图。

图6A为第一示范电感器及第三示范遮蔽结构的立体结构示意图。

图6B为第一示范电感器及第三示范遮蔽结构一沿着图6A中切线6B-6B剖开的剖面示意图。

图7A为第二示范电感器及第四示范遮蔽结构的立体结构示意图。

图7B为第二示范电感器及第四示范遮蔽结构一沿着图7A中切线7B-7B剖开的剖面示意图。

图8A为第二示范电感器及第五示范遮蔽结构。

图8B为第二示范电感器及第六(Note to TSMC：应为第五)示范遮蔽结构一沿着图8A中切线8B-8B剖开的剖面示意图。

图9A为第三示范电感器及第六示范遮蔽结构的立体结构示意图。

图9B为第三示范电感器及第六示范遮蔽结构一沿着图9A中切线9B-9B剖开的剖面示意图。

图10A为第三示范电感器及第七示范遮蔽结构的立体结构示意图。

图10B为第三示范电感器及第七示范遮蔽结构一沿着图10A中切线10B-10B剖开的示范电感器及示范遮蔽结构的剖面示意图。

其中，附图标记说明如下：

1B-1B、2A-2A、2B-2B、3B-3B、6B-6B～切线

100、400、500、700、800、900、1000～集成电路

101、201、301～基板

101a～表面

102、202、302～电感器

103、113、117、123、203、303、403、503、603、607、703、803、807、903、1003、1007～介电层