[发明专利]一种用于检测存储器译码电路的测试图形的生成方法

说明书

技术领域

本发明涉及一种用于检测存储器译码电路的测试图形的生成方法。

背景技术

现有的对非挥发存储器电路比如FLASH存储器的测试图形数据主要包括全0，全1，棋盘格数据，对角线数据以及一些其他的数据比如5555，AAAA等。其中对角线数据可用于检测存储器的译码电路，同时可用于检测或非型闪烁存储器（NOR FLASH）的过擦除问题。但要写成对角线的图形数据，必须要求测试人员完全了解存储器阵列的架构。而且对于测试人员来说，不同的产品内部架构不同，存储阵列中每个BIT的物理位置和地址的对应关系也不同，需要分别开发向量来产生相应的对角线数据。因此对角线的测试方法不具备普遍性。

发明内容

本发明提供的一种用于检测存储器译码电路的测试图形的生成方法，用于检测存储器内的译码电路是否正常，具有普遍性，不同的存储器都可以用该方法来生成用于检测译码电路的测试图形，还可使译码电路测试图形和其他的测试图形相互兼容，省去写入2种测试图形之间的阵列清空操作，节省测试成本。

为了达到上述目的，本发明提供一种用于检测存储器译码电路的测试图形的生成方法，该方法包含以下步骤：

步骤101、清空阵列；

步骤102、初始化X方向地址；

即将X方向地址设置成首地址；

步骤103、在给定的约束条件下，由X方向地址计算出Y方向地址；

步骤104、在给定的约束条件下，由X方向地址计算出所要写入的数据；

步骤105、在X方向地址和步骤103得到的Y方向地址所决定的地址中，写入步骤104得到的数据；

步骤106、判断X方向的地址是否是最后一个，若是，执行步骤108，若否，执行步骤107；

步骤107、X方向地址加1，执行步骤103；

步骤108、结束。

所述的约束条件能保证最终产生的数据测试图形能被另一种其他的数据测试图形所兼容，也就是说，本方法产生的需要被编程的点，在另一种其他的数据测试图形中也一定是被编程的。

用本方法产生的数据测试图形，每条位线上有且只有一个点会被编程。

本发明能有效的测试X方向（字线字WORDLINE）译码电路和Y方向（位线BITLINE）译码电路（包括字线字WORDLINE间短路或位线BITLINE间短路），提供了全覆盖的测试方法，能广泛应用于非挥发存储器测试的测试中，测试人员可以在不需要了解存储阵列各BIT详细的物理位置的情况下使用该方法写出译码电路的测试向量，具有普遍性，该方法能和其他测试图形兼容以节省测试成本。

附图说明

图1是本发明的流程图；

图2是本发明的实施例1的流程图；

图3是本发明的实施例2的流程图；

图4是测试图形的示意图；

图5是阵列地址示意图。

具体实施方式

以下跟据图1～图5，具体说明本发明的较佳实施例：

存储阵列中X方向地址用来译码选中相应的字线WORDLINE，Y方向地址用来译码选中相应的位线BITLINE组（比如1个字节BYTE或1个字WORD），每个位线BITLINE组由若干条位线BITLINE组成，表现为1个字节BYTE（或字WORD）中的1个比特BIT的数据。

如图1所示，是一种用于检测存储器译码电路的测试图形的生成方法，该方法包含以下步骤：

步骤101、清空阵列；

步骤102、初始化X方向地址；

即将X方向地址设置成首地址；

步骤103、在给定的约束条件下，由X方向地址计算出Y方向地址；

约束条件是为了保证声称的测试图形能和另一种测试图形（比如棋盘格图形）所兼容，即本发明所计算出的阵列中要写的点，在另一种测试图形中也将是被写的，这样在做完本发明的测试后，不需要再做对被测阵列清空的操作，而是可以直接进行另一种测试图形（比如棋盘格图形）的测试。

步骤104、在给定的约束条件下，由X方向地址计算出所要写入的数据；

步骤105、在X方向地址和步骤103得到的Y方向地址所决定的地址中，写入步骤104得到的数据；

步骤106、判断X方向的地址是否是最后一个，若是，执行步骤108，若否，执行步骤107；

步骤107、X方向地址加1，执行步骤103；

步骤108、结束。

通过以上流程，每个由X方向地址所决定的字线WORDLINE被选中且只被选中1次，这样就对每个X方向译码电路进行了唯一性的测试。