[发明专利]用于编码和发送来自模数转换处理的数值的方法和电路

说明书

相关申请

本申请要求在2010年5月18日提交的临时专利申请号61/345,960的优先权，其内容被整体包含在此。

技术领域

本教导涉及电子电路。尤其地，本教导涉及模数转换器。

背景技术

模数转换器(ADCs)用于大量的应用，该应用包括但是不限于传感器接口、工业应用、消费者应用和通信。已经开发了用于模数(A/D)转换的各种电路和技术，该模数(A/D)转换以各种应用和它们在速度、分辨率、噪声、功耗和其他信号相关的参数上的不同要求为目标。

通过量是ADC的与速度相关的参数，用于表征ADC每秒可以执行的模数转换操作的数量。可以以诸如SPS(每秒采样)的物理单位来表达通过量。延迟是另一个与速度相关的参数，用于表征从当启动模数转换操作时至当可获得对应的数字表示(结果)时所需的时间量。对于一些应用而言，延迟可能是比通过量更重要的与速度相关的参数。由ADC提供的数字表示被接收数字电路(DSP、FPGA、CPLD等)接收，并且ADC系统的有效延迟包括向接收数字电路发送数字表示所需的时间。

图1示出现有技术的配置，其中，ADC系统100响应于转换开始CNVST信号的转换来采样模拟输入信号AIN，并且向接收数字电路103提供数值的紧凑的数字表示D2。该紧凑的数字表示D2可以是二进制加权的代码，用于将数值指定为加权系数的二次方的比例和。本领域内的技术人员公知使用直接二进制加权代码以及补码二进制加权代码的数制(number systems)(编码方案，用于限定一组代码，并且指定每一个代码的数值)。紧凑数字表示是使用数制的数值的表示，对于该数制而言，不同的数字代码表示不同的数值。例如，使用4个不同的代码(‘00’、‘01’、‘10’和‘11’)的2比特编码方案在如果该4个不同的代码被定义来指定(例如，0、1、2和3)或(例如，-2、-1、0和1)或(例如，-6，3，32.5和128)的4个不同的数值的情况下是紧凑数字表示。冗余数字表示(redundant digital representation)是使用数制的数值的表示，对于该数制而言，几个不同的代码指定同一数制。例如，使用4个不同代码(‘00’、‘01’、‘10’和‘11’)的2比特编码方案在如果该4个不同代码被定义来指定3个不同的数值(例如，-1、0、0和1)的情况下是冗余数字表示。

ADC系统100可以包括ADC电路101，用于向接口电路102提供数值的第一数值表示D1。接口电路102可以执行计算以得出被传送到接收数值电路103的紧凑数字表示D2。接口电路102可以引起相当大的延迟，特别是如果其中独立地传送D2的传输周期是相当大的持续时间并且如果该传输周期不开始直到在完成由ADC电路101实现的模数转换处理之后。接收数字电路103可以与ADC系统100共享半导体衬底，或电路100、103可以被实现在独立的芯片上，并且可以被封闭在独立的封装中。

ADC电路101可以实现顺序模数转换处理，并且可以被称为顺序ADC。顺序ADCs的示例包括但是不限于逐次逼近(successive-approximation)ADCs(SAR ADCs)、循环ADCs、流水线ADCs、两级(多级)ADCs、子测距ADCs、德耳塔西格玛ADCs、递增ADCs、双斜率ADCs等。对于顺序ADC共同的是在顺序模数转换处理的步骤序列期间得出数值的数字表示。