[发明专利]现场可编程门阵列仿真方法及装置

说明书

技术领域

本发明涉及数据通信领域，尤其涉及一种现场可编程门阵列(Field- Programmable Gate Array；简称为：FPGA)仿真方法及装置。

背景技术

FPGA是一种集成度很高的新型高性能可编程芯片，其内部电路功能 是可编程的(Programmable)，可以通过硬件描述语言(Hardware Description  Language；简称为：HDL)和专用设计工具，在其内部灵活的实现及其复 杂的电路功能，适用于高速、高密度的高端数字逻辑电路设计领域。直接 内存存取(Direct Memory Access；简称为：DMA)技术是指一种高速的 数据传输操作，允许在外部设备和存储器之间直接读写数据，整个数据传 输操作在一个称为DMA控制器的控制下进行，在传输过程中不需要中央 处理器(Central Processing Unit；简称为：CPU)的干预，CPU可以进行 其他工作，从而大大提高了CPU的运行效率。

如果基于FPGA实现DMA技术，并将其运用到以太网交换中，即允 许以太网介质访问控制(Media Access Control；简称为：MAC)层的以太 帧直接传输到内存，而不需要CPU的干涉，同时，也允许将内存中的数 据直接传输到以太网MAC层，也不需要CPU的干预，充分利用DMA技 术和FPGA技术的优势，可以极大的提高网络处理器的数据包处理能力。

在基于FPGA实现电路功能时，通常需要有相应的仿真验证技术来对 FPGA开发环节的重要组成部分进行仿真验证，以保证基于FPGA实现的 功能逻辑的正确性。

现有技术中一种方式是采用主流的仿真工具直接观察仿真后的波形， 来判断设计是否正确，该方法适用于规模极小的设计，对于实现DMA技 术的FPGA而言由于其密度和复杂度都较高，该方法已经不适用，无法保 证设计的质量。现有技术中另一种方式是直接将FPGA代码转化成烧写文 件烧入FPGA中，在所搭建的板卡上进行板上验证，该方式不仅测试效率 低较高，而且测试成本也较高。

发明内容

本发明提供一种现场可编程门阵列仿真方法及装置，用以实现对实现 DMA技术的FPGA的仿真测试，降低测试成本。

本发明提供一种现场可编程门阵列FPGA仿真方法，适用于FPGA仿真 装置，所述FPGA仿真装置包括：缓冲描述符BD管理模块、FPGA控制模 块、存储模块和比较输出模块；所述方法包括：

所述FPGA控制模块向待测FPGA模块写入启动标志，以启动所述待测 FPGA模块；

所述待测FPGA模块根据预先配置的下行BD环信息执行直接内存存取 DMA读操作，从所述存储模块中获取下行BD环对应的数据内容；

所述待测FPGA模块根据预先配置的上行BD环信息执行DMA写操作， 将所述数据内容写入所述存储模块中上行BD环对应的存储空间中；

所述BD管理模块将由所述待测FPGA模块写入到所述存储空间中的数 据内容输出到数据文件；

当仿真时间结束时，所述比较输出模块将所述下行BD环对应的数据 内容和所述数据文件中的数据内容进行比较，并输出比较结果。

本发明提供一种现场可编程门阵列FPGA仿真装置，包括：

存储模块，用于存储下行缓冲描述符BD环、上行BD环和所述下行BD 环对应的数据内容；

FPGA控制模块，用于向待测FPGA模块写入启动标志，以启动所述待 测FPGA模块，以使所述待测FPGA模块根据预先配置的下行BD环信息执 行直接内存存取DMA读操作，从所述存储模块中获取下行BD环对应的数 据内容，并使所述待测FPGA模块根据预先配置的上行BD环信息执行DMA 写操作，将所述数据内容写入到所述存储模块中上行BD环对应的存储空间 中；

BD管理模块，用于将由所述待测FPGA模块写入到所述存储空间中的数 据内容输出到数据文件中；

比较输出模块，用于在仿真时间结束时，将所述下行BD环对应的数 据内容和所述数据文件中的数据内容进行比较，并输出比较结果。