[发明专利]检测穿通芯片通孔的缺陷的集成电路

权利要求书

1.一种集成电路，包括：

半导体衬底；

穿通硅通孔，所述穿通硅通孔被配置为形成在所述半导体衬底中以从所述半导体衬底的表面延伸至特定深度；

输出焊盘；以及

电流路径提供单元，所述电流路径提供单元被配置为在测试模式期间将在所述半导体衬底与所述穿通硅通孔之间流动的电流提供至所述输出焊盘。

2.如权利要求1所述的集成电路，其中，在所述测试模式期间将第一电压施加至所述半导体衬底的第一阱区，所述第一电压大于所述半导体衬底与所述穿通硅通孔之间的势垒。

3.如权利要求2所述的集成电路，其中，在正常模式期间所述半导体衬底的第一阱区接收接地电压。

4.如权利要求2所述的集成电路，其中，所述电流路径提供单元形成在所述穿通硅通孔与所述输出焊盘之间且形成在第二阱区中，所述第二阱区由第二杂质掺杂，所述第二杂质不同于将所述第一阱区掺杂的第一杂质。

5.如权利要求4所述的集成电路，其中，在所述测试模式期间所述第二阱区接收与所述第一电压不同的第二电压，以将所述第一阱区与所述第二阱区电分离。

6.如权利要求1所述的集成电路，还包括隔离层，所述隔离层被配置为包围所述穿通硅通孔的侧壁，且将所述穿通硅通孔与所述半导体衬底隔离。

7.如权利要求1所述的集成电路，其中，所述电流路径提供单元包括MOS晶体管，所述MOS晶体管的源极端子与所述穿通硅通孔电耦接，而漏极与所述输出焊盘电耦接，所述MOS晶体管响应于指示所述集成电路是否处于所述测试模式的测试模式信号而导通或关断。

8.如权利要求7所述的集成电路，其中，所述电流路径提供单元还包括与所述穿通硅通孔电耦接的输入/输出单元，所述输入/输出单元被配置为在正常模式中被使能，而在所述测试模式中被禁止。

9.一种集成电路，包括：

半导体衬底，所述半导体衬底被配置为包括第一阱区和第二阱区，所述第一阱区由第一杂质掺杂，而所述第二阱区由与所述第一杂质不同的第二杂质掺杂；

多个穿通硅通孔，所述多个穿通硅通孔形成在所述第一阱区中；

输出焊盘，所述输出焊盘选择性地耦接至所述穿通硅通孔中的每个；以及

电流路径提供单元，所述电流路径提供单元被配置为在测试模式期间将在所述半导体衬底与所述多个穿通硅通孔中选中的一个之间流动的电流提供至所述输出焊盘。

10.如权利要求9所述的集成电路，其中，所述电流路径提供单元包括：

开关控制器，所述开关控制器形成在所述第二阱区中，并被配置为响应于测试模式信号而产生多个开关控制信号，以及

多个开关单元，所述多个开关单元形成在所述第二阱区中，并被配置为响应于所述多个开关控制信号而依次将所述多个穿通硅通孔连接至所述输出焊盘。

11.如权利要求10所述的集成电路，其中，所述电流路径提供单元还包括分别与所述穿通硅通孔电耦接的多个输入/输出单元，所述输入/输出单元中的每个被配置为在正常模式中被使能，而在所述测试模式中被禁止。

12.如权利要求9所述的集成电路，还包括：

第一阱偏置区，所述第一阱偏置区形成在所述第一阱区中，并被配置为接收第一电压；以及

第二阱偏置区，所述第二阱偏置区形成在所述第二阱区中，并被配置为在测试模式期间接收与所述第一电压不同的第二电压以将所述第一阱区与所述第二阱区电分离。

13.如权利要求12所述的集成电路，其中，在测试模式期间，所述第一电压大于所述半导体衬底与选中的所述穿通硅通孔之间的势垒。

14.如权利要求13所述的集成电路，其中，在正常模式期间，所述第一电压是接地电压。

15.如权利要求14所述的集成电路，其中，所述第二电压是接地电压。

16.如权利要求9所述的集成电路，还包括多个隔离层，所述多个隔离层中的每个被配置为包围所述多个穿通硅通孔中的相应一个的侧壁，以将相应的穿通硅通孔与所述半导体衬底隔离。

17.如权利要求9所述的集成电路，其中，所述多个穿通硅通孔中的每个包括穿通硅通孔TSV。