[发明专利]可堆栈式功率MOSFET、功率MOSFET堆栈及其制备工艺

说明书

技术领域

本发明主要涉及半导体器件结构领域。更确切地说，本发明是涉及制备功率半导体器件(例如功率金属氧化物半导体场效应管(MOSFET)和绝缘栅双极晶体管(IGBT))的可堆栈式芯片的器件结构和制备方法。

背景技术

正如市场所需求的那样，当今电子产品的主流趋势就是，带有极其丰富功能的产品的微型化。电力电子领域也具有同样的趋势。因此，在功率半导体器件领域中，仍然需要在满足降低器件的内部电阻以及高效的热耗散等功能要求的同时，做到产品微型化。

由于功率半导体器件的多个薄芯片具有在保持很小的封装引线的同时，减小体型器件电阻的优势，因此半导体行业急需制备和堆栈功率半导体器件的多个薄芯片。以下简要概述了一些制备和堆栈多芯片的原有技术。

图1摘自SunWon KANG等人发明的题为《芯片堆栈封装》美国专利公开号为20090108469的专利中的图2，该专利在下文中称为US 20090108469。如图所示，US20090108469的芯片堆栈封装500包括一个布线的衬底10、多个芯片100以及多个粘合层108，其中芯片100通过粘合层108相互堆栈并粘合在一起，利用一个晶圆级或芯片级工艺，作为布线衬底10上的中间媒介。利用直通通孔电极102，芯片100相互电耦合，直通通孔电极102穿过芯片100形成，并且直通通孔电极102电耦合到布线衬底10上。芯片100形成在一个硅晶圆上，直通通孔电极102穿过硅晶圆形成。每个外部输入/输出(I/O)端110的形状都与焊锡球类似，它们都形成在布线衬底10的底面上。每个粘合层108都是一个粘合带。

图2摘自Yuui Shimizu发明的题为《能够区分多个堆栈在同一封装中的存储器芯片的半导体存储器》美国专利申请公开号为20090135638的专利中的图1，该专利在下文中称为US 20090135638。更确切地说，图2表示依据US20090135638的第一实施例，一种多芯片封装结构存储器件(半导体存储器件)100结构的透视图。将一个电阻值变化的存储器元件用作存储器单元，把四个电阻值变化的存储器芯片(以下称为存储器芯片)111A至111D，堆栈在同一封装中。本实施例的存储器件100含有四个存储器芯片111A至111D，它们连续堆栈在一个封装衬底101中。这四个存储器芯片111A至111D都具有相同的结构(规格)，通过堆栈，使它们作为一个整体，垂直地相互重叠起来。存储器芯片111A至111D中的每一个芯片都带有多个(在本实施例中为九个)垫121至129，以及一个芯片地址标识电路150。垫121至129中的垫121和122用作第一和第二存储器的位置探测垫P1(Vtest)和P2(Vss)，以便分别识别芯片的地址。其他垫123至129分别用作输入/输出(I/0)、控制、电源(Vdd)和基态(Vss)垫。利用一个直通通孔(垂直通孔技术)103，将每个存储器芯片111A至111D的垫121至129相互连接起来。例如，示例中所示的垫121。直通通孔103连接在存储器芯片111A的垫121和存储器芯片111B的垫121之间，存储器芯片111B的垫121和存储器芯片111C的垫121之间，以及存储器芯片111C的垫121和存储器芯片111D的垫121之间。通过最低的直通通孔103，存储器芯片111A的垫121连接到封装衬底101上。下文还将详述，每个存储器芯片111A至111D的垫121至129都具有一个直通硅通孔结构(TSV)。根据这种直通硅通孔结构(TSV)，垫121至129在每个芯片的正面和背面上都有一个电极。第一和第二存储器位置探测垫121(P1)和122(P2)短接起来。依据本实施例，通过一个位于封装衬底101的表面上最低的直通通孔103之间的封装框导线分布图131，将第一和第二存储器位置探测垫121(P1)和122(P2)连接起来。更确切地说，利用八个直通通孔103以及一个导线分布图131，将存储器芯片111A至111D的第一和第二存储器位置探测垫121(P1)和122(P2)传导起来。因此，从外部测试器(图中没有表示出)开始，在最高的存储器芯片111D的第一和第二存储器位置探测垫121(P1)上，加载测试电压Vtest。存储器芯片111D的第二存储器位置探测垫122(P2)连接到基态(Vss)。通过这种方式，电流从存储器芯片111D的第一存储器位置探测垫121(P1)，流至第二存储器位置探测垫122(P2)。尽管本文没有说明，但是在除了最高的存储器芯片111D的垫121至129以外的周围区域，封装衬底101上的存储器芯片111A至111D都是利用树脂等密封器进行密封的。