[发明专利]纳米线结构的制备方法

说明书

技术领域

本发明涉及半导体工艺技术领域，尤其涉及一种纳米线结构的制备方法。

背景技术

现阶段先进的半导体集成电路工艺已进入纳米领域，并且晶体管的特征尺寸还将持续按比例缩小，在提高器件性能并降低单个晶体管成本的同时，对半导体工艺条件也提出了更高的要求，并且受量子效应的影响，器件的特征尺寸不可能无限地持续缩小，传统的半导体材料、工艺将遭遇瓶颈，摩尔定律将失去对半导体工业的指导意义。研发新的材料、新的工艺来替代现有的集成电路中材料和工艺已有迫切的需要。纳米线、纳米管等一维材料作为纳米器件中必不可少的功能组件，在纳米研究领域中的地位显得越发重要。

此外，近十几年来，凝聚态物理领域中，人们对低维、小尺度材料的研究表现出浓厚的兴趣。纳米结构是当今科学技术发展前沿中，极具挑战性的研究领域。尤其是近年来，纳米尺度的硅线越来越受到人们的重视。一方面，因为它潜在的应用前景，比如：器件小型化，提高集成度，以及用于制作一些特殊器件等；另一方面，由于硅材料在微小尺度下表现出来的特殊的物理性质比如表面效应，力学效应，发光特性以及量子尺度效应等，越来越受到科学界的重视。

目前，硅纳米线的制备主要采用纳米材料的常规的两种制备方法：“自上而下(Top-down)”和“自下而上(Bottom-up)”。其中，“自上而下”法是采用从大块晶体通过刻蚀、腐蚀或研磨的方式获得纳米材料；而“自下而上”法是从原子或分子出发来控制、组装、反应生成各种纳米材料或纳米结构，一般采用化学气相沉积(CVD，Chemical Vapor Deposition)法。

“自下而上”法除了本身的限制(如高温、高压等)之外，采用该方法制备的硅纳米线在后续的纳米电子器件的制备过程中存在一定的缺点，如难以定位移动、难以形成好的欧姆接触。相反，“自上而下”法利用了当前的微电子加工工艺，可以实现批量生产，使将来制备高密度和高质量的纳米集成传感器称为可能。因此，“自上而下”法成为目前制备硅纳米线的主流技术。

并且，当前“自上而下”法主要是利用化学刻蚀技术来形成硅纳米线，在这一技术过程中，需用到成本高昂的光刻技术，并且目前能实现几纳米级的光刻技术只有电子束光刻或纳米压印，其中，电子束光刻能实现5～10nm的光刻，但是其要求很高；而纳米压印虽然能实现几纳米级的光刻，但是其成本太高。

因而，如何获得低成本的纳米线结构，已成为目前业界亟需解决的技术问题。

发明内容

本发明的目的在于提供一种纳米线结构的制备方法，以解决现有技术中纳米线结构的制备成本过高的问题。

为解决上述问题，本发明提出一种纳米线结构的制备方法，所述纳米线结构为金属半导体化合物纳米线，该方法包括如下步骤：

提供半导体衬底，并在所述半导体衬底上依次形成介质层、多晶半导体层以及绝缘层；

依次对所述绝缘层以及所述多晶半导体层进行刻蚀，去掉两侧的绝缘层以及多晶半导体层；

在所述多晶半导体层两侧的侧壁上沉积金属薄膜，所述金属薄膜中的金属向所述多晶半导体层扩散；

去除所述多晶半导体层侧壁表面剩余的金属薄膜；

对所述多晶半导体层进行退火，在所述多晶半导体层的侧壁表面形成金属半导体化合物纳米线。

可选的，该方法在形成金属半导体化合物纳米线之后，还包括去除所述绝缘层及所述多晶半导体层的步骤。

可选的，所述金属薄膜是通过PVD法沉积在所述多晶半导体层两侧的侧壁上的。

可选的，在所述PVD法沉积金属薄膜的过程中，将靶材部分离化成离子状态，使其产生金属离子，并在所述多晶半导体层上加第一偏压。

可选的，所述将靶材部分离化成离子状态是通过在所述靶材上加第二偏压实现的。

可选的，所述第一偏压为直流偏压、交流偏压或脉冲偏压中的任一种。

可选的，所述第二偏压为直流偏压、交流偏压或脉冲偏压中的任一种。

可选的，所述金属半导体化合物纳米线的宽度为2～11nm，其高度为10～20nm。

可选的，所述多晶半导体层为多晶硅层，所述金属半导体化合物纳米线为金属硅化物纳米线。

可选的，所述多晶半导体层为多晶锗层，所述金属半导体化合物纳米线为金属锗化物纳米线。

可选的，所述金属半导体化合物纳米线由金属与所述多晶半导体层反应生成，其中，所述金属为镍、钴、钛、镱中的任一种，或镍、钴、钛、镱中的任一种并掺入铂。

可选的，所述金属中还掺入了钨和/或钼。