[发明专利]微处理器融合搬运/算术逻辑运算/条件跳跃指令

说明书

技术领域

本发明涉及微处理器指令的转译，特别是涉及在转译过程中可融合一些宏指令的微处理器。

背景技术

许多近代的微处理器都具有使用者可视的架构(有时被称为宏观架构(macroarchitecture))，亦即指令集和程序工程师可能用的资源(resource)及一明显可区隔的微观架构(microarchitecture)。宏指令是微处理器架构指令集中的指令。相对地，微运算指令(micro-op)是微观架构下的微观指令集(microinstruction set)中的指令。微处理器执行单元实际执行的是微运算指令而不是宏指令。指令转译器转译宏指令成一个或更多个微运算指令114，而这些微运算指令将被送到执行单元去执行。微处理器可以处理程序宏指令的指令处理量(throughput)或速率，大约就是指令转译器转译宏指令成一个或多个微运算指令的函数，这点对超大纯量(superscaler)和/或非循顺序(out-of-order)执行微处理器而言更是如此。

发明内容

本发明提供一种微处理器，用以接收该微处理器的指令集架构的第一及第二相邻宏指令，其中第一宏指令命令微处理器从微处理器第二结构性寄存器去搬运一第一运算元到微处理器的一第一结构性寄存器，其中第二宏指令则是命令微处理器使用在第二结构性寄存器内的第一运算元及微处理器的第三结构性寄存器内的一第二运算元去执行一算术/逻辑运算以产生一运算结果，然后载入该运算结果到第一结构性寄存器内。微处理器包含一执行单元及一指令转译器。指令转译器用以同时转译第一及第二相邻宏指令成为单一微运算指令以供该执行单元执行；上述的单一微运算指令是命令该执行单元使用在该第二结构性寄存器内的第一运算元及第三结构性寄存器内的第二运算元去执行该算术/逻辑运算以产生运算结果，然后载入该运算结果到第一结构性寄存器内。

本发明还揭示一种处理微处理器的指令集架构的第一及第二相邻宏指令的方法，其中上述第一宏指令命令该微处理器从微处理器第二结构性寄存器去搬运一第一运算元到该微处理器的一第一结构性寄存器，其中上述的第二宏指令命令该微处理器使用在该第二结构性寄存器内的第一运算元及该微处理器的第三结构性寄存器内的一第二运算元去执行一算术/逻辑运算以产生一运算结果，然后载入该运算结果到该第一结构性寄存器内。本发明的方法包含：同时转译该第一及第二相邻宏指令成单一微运算指令以供该微处理器的一执行单元执行；上述的单一微运算指令命令该执行单元使用在第二结构性寄存器内的第一运算元及第三结构性寄存器内的第二运算元去产生运算结果，然后载入该运算结果到第一结构性寄存器内。

附图说明

图1是描绘依据本发明的微处理器的方块图。

图2是说明ROB的一字段的方块图。

图3是依据本发明的功能方块图，其描绘x86 MOV型宏指令和x86 ALU型宏指令及其被图1中的指令转译器所融合成为ALU微运算指令的功能方块图。

图4描绘一流程图，为图1的微处理器执行宏指令融合及其被转译为微运算指令的执行方块图。

图5是描绘本发明的微处理器的功能方块图。

图6是依据本发明实施例，描绘x86 MOV型宏指令、x86 ALU型宏指令、以及x86 JCC型宏指令被图5中的指令转译器所融合成为ALU/JCC微运算指令的功能方块图。

图7描绘一流程图，为图5的微处理器执行宏指令融合及其被转译为微运算指令的执行方块图。

附图符号说明

100微处理器     102指令高速缓存

103撷取单元     107指令指标寄存器

105控制寄存器   108指令转译器

112微码单元    114微运算指令

116寄存器配置表 124执行单元

148结构性寄存器 202结果字段

204已完成标志  206例外标志

208NSIP字段    212已融合标志

302运算码(op code)字段304来源字段

306目的字段   312运算码字段

314来源字段   316来源/目的字段

322运算码字段 306地址来源字段

312运算码(op code)字段 322运算码字段

325来源B字段324来源A字段

404，408，414，418，424，428，434，438图4流程图步骤

704，708，714，718，724，728，734，738图7流程图步骤

128重排序缓冲器(ROB)

具体实施方式