[发明专利]一种用于数据驱动的可重构计算阵列数据耦合器

说明书

技术领域

本发明涉及一种用于数据驱动的可重构计算阵列数据耦合器。

背景技术

目前的通用处理器，DSP等多采用指令驱动，处理器工作时一般要经过取指令，译码，执行，返回结果等阶段。对于计算密集型任务，数据吞吐量一般都很大，因此采用数据流驱动计算部件完成计算任务是一种比较合适的方法。数据通过一定的组织，以一定的模式通过处理器的数据通路即可以被处理，而指令集处理器要执行多条指令才能从存储器取得相应数据并进行处理，相比之下，数据驱动方式在计算密集型任务方面，具有一定优势，可以大大提高吞吐率。

数据驱动方式以前多出现在专用集成电路中。但是，专用集成电路灵活性不足，一个电路一般只能实现固定几种算法，对于数据处理也就只有几种有限的模式。对于可重构硬件电路，由于电路实现功能可变，因此需要对数据组织模式也进行相应改变，通过不同寻址模式的支持，能够快速从存储器取得数据提供给可重构硬件处理，从而既达到很高的数据吞吐率，又能保证硬件的灵活性。基于可重构计算硬件的特点，传统的固定数据产生模式缺乏灵活性。

发明内容

本发明的目的是提供一种适用于数据驱动的计算密集型且具有较高灵活性的可重构计算阵列的数据耦合器。

本发明的用于数据驱动的可重构计算阵列数据耦合器包括：用于设置和输出数据耦合器工作状态的数据耦合器控制单元，按照寻址模式产生地址的地址生成器，用于存储计算过程中的输入输出数据的计算高速缓存，总线接口单元，控制寄存器，输入端口，输出端口和内部总线，总线接口单元的一端与外部总线相连接，另一端与内部总线相连，数据耦合器控制单元的一端与外部总线连接，另一端与控制寄存器连接，地址生成器与内部总线以及计算高速缓存的一个输入端相连接，计算高速缓存与内部总线连接，并有两组传输端口，其中一组传输端口与内部总线相连接，另一组传输端口的输入端与输入端口的输出端相连，输出端与输出端口的输入端相连接，输入端口和输出端口分别和内部总线连接，输入端口的输入端和可重构阵列的输出端相连接，输出端口的输出端和可重构阵列的输入端相连接。

本发明的用于数据驱动的可重构计算阵列数据耦合器工作流程如下：

外部控制器根据本次计算的特点选择相应的数据寻址模式，对地址生成器进行参数配置，并将要处理的数据按照一定规则写入到耦合器的计算高速缓存中。地址生成器和计算高速缓存的配置数据都是经过总线接口单元传输到数据耦合器内部总线，根据地址线的地址，将数据分别送至地址参数缓存和计算数据缓存。启动后，地址生成器开始按照预定的模式产生访问计算高速缓存的地址，根据产生的地址和读写控制信号，数据耦合器可以通过输入和输出端口同可重构阵列进行数据传输。当前工作结束后，数据耦合器会向外部控制器发送相应的通知信号，外部控制器接收到数据耦合器的信号后，会通过设置在数据耦合器的控制单元来停止它的工作或者开始新一轮的工作。

本发明具有以下技术效果：

1.支持多种数据寻址模式。地址生成器支持线性寻址模式和复杂非线性寻址模式，再辅以位反转机构和循环控制机构，既保证了通用性灵活性也兼顾特定应用的专用性能。该地址生成器在具备高性能的同时也为可重构阵列的应用扩展提供了余地。

2.能够良好的协调可重构阵列和其它外围单元之间的数据传输，同时支持同步和异步传输模式。在异步通信模式下，耦合器设置有专门的通信接口，通过数据扩展单元，以双轨编码方式实现与异步可重构阵列的通信，保证了传输的可靠性。

3.这个部件的逻辑并不复杂，整个逻辑面积很小。

4.良好的扩展性能，可伸缩性强。耦合器地址空间中留有足够的扩展资源，使得一个阵列最多可以支持拥有16个数据耦合器。

5.良好的通用性。所述数据耦合器不仅仅适用于可重构阵列处理器，还可以用于其它的专用数据处理电路。

附图说明

图1是本发明的数据耦合器的构成示意框图；

图2 是地址生成器的构成图；

图3是数据耦合器输入端口构成图；

图4是数据耦合器输出端口构成图；

图5是本发明的数据耦合器接口信号图；

图6是本发明的数据耦合器工作流程图。

具体实施方式

    下面结合附图详细说明本发明。