[发明专利]一种用于数据驱动的可重构计算阵列数据耦合器

权利要求书

1.一种用于数据驱动的可重构计算阵列数据耦合器，其特征在于，它包括用于设置和输出数据耦合器工作状态的数据耦合器控制单元（1）、按照寻址模式产生地址的地址生成器（2）、用于存储计算过程中的输入输出数据的计算高速缓存（3）、总线接口单元（4）、控制寄存器（5）、输入端口（6）、输出端口（7）和内部总线（8）等；其中，总线接口单元（4）的一端与外部总线相连接，另一端与内部总线（8）相连，数据耦合器控制单元（1）的一端与外部总线连接，另一端与控制寄存器（5）连接，地址生成器（2）分别与内部总线（8）和计算高速缓存（3）的一个输入端相连接；计算高速缓存（3）与内部总线（8）连接，并有两组传输端口，其中一组传输端口与内部总线（8）相连接，另一组传输端口的输入端与输入端口（6）的输出端相连，输出端与输出端口（7）的输入端相连接，输入端口（6）和输出端口（7）分别和内部总线（8）连接。

2.根据权利要求1所述的用于数据驱动的可重构计算阵列数据耦合器，其特征在于，所述地址生成器（2）包括地址参数缓存（9）、地址计算单元（10）、协处理单元（11）、计数器（12）和计数允许信号产生逻辑单元（13）等；其中，计数允许信号产生逻辑单元（13）分别与地址参数缓存（9）和计数器（12）相连接，协处理器单元（11）分别与地址计算单元（10）、计数允许信号产生逻辑（13）和计数器（12）相连接，地址计算单元（10）分别与地址参数缓存（9）和计数允许信号产生逻辑（13）相连。

3.根据权利要求1所述的用于数据驱动的可重构计算阵列数据耦合器，其特征在于，所述输入端口（6）包括64位有效位寄存器（14），64位有效位备份寄存器（15），定时器（16），有效位检查单元（17）和比较逻辑（18）等；其中，比较逻辑（18）分别与64位有效位寄存器（14）和64位有效位备份寄存器（15）相连，

有效位检查单元（17）与64位有效位寄存器（14）相连，定时器（16）与数据耦合器控制单元（1）相连。

4.根据权利要求1所述的用于数据驱动的可重构计算阵列数据耦合器，其特征在于，所述输出端口（7）包括64位数据寄存器（19）、64位有效位寄存器（20）、64位有效位备份寄存器（21）、64位回应寄存器（22）、定时器（23）、比较逻辑（24）、数据扩展单元（25）和数据输出逻辑（26）等；其中，64位数据寄存器（19）分别与数据扩展单元（25）和数据输出逻辑（26）相连，数据扩展单元（25）与64位有效位寄存器（20）相连，比较逻辑（24）分别与64位有效位寄存器（20）、定时器（23）、64位有效位备份寄存器（21）、64位回应寄存器（22）相连。