[发明专利]电子熔丝状态读取装置

说明书

技术领域

本发明涉及Efuse(电子熔丝)技术领域，特别涉及一种电子熔丝状态读取装置。

背景技术

Efuse技术作为集成电路中最重要的电路修正或者调节手段，有着广泛的应用价值。常见的Efuse状态读取电路如图1所示，其中，Efuse读取电流控制模块101提供电流，通过电流镜102镜像到Efuse支路。电流镜结构能够实现电流的精确复制，如图1所示，当NMOS管M0导通电流为I0时，则NMOS管M1的导通电流I1由以下公式决定：

I₁＝I₀*(W1/L1)/(W0/L0)                (1)

其中，(W1/L1)/(W0/L0)为电流镜102的镜像比率，W1和L1分别是NMOS管M1的沟道宽度和长度，W0和L0分别是NMOS管M0的沟道宽度和长度。

在Efuse熔丝103没有熔断时，由于其本身的电阻很小，可认为短路，Efuse支路的Efuse状态为高电平；而一旦熔丝103熔断后，其电阻非常大，可认为开路，Efuse支路的Efuse状态为低电平。在图1中，通过状态锁存处理模块104即可获取Efuse状态。

然而，实际的熔丝熔断技术取决于电迁移过程和工艺参数，很难做到理想，即熔断后其电阻虽然增大较多，但很难被视为开路。所述电迁移过程是指在半导体工艺中，金属或金属化的导体，在电应力和热作用下，其原子发生迁移，导致一些地方导通电阻变大甚至完全开路的物理现象。为此，在现有技术中提供了另一种Efuse状态读取电路，以保证读取的Efuse状态的准确性，这种Efuse状态读取电路如图2所示。

与图1所示电路相比，图2所示Efuse状态读取电路中增加了参考单元201和比较器202。其中，参考单元201由串联的电阻R和NMOS管M2组成，电阻R的阻值大于熔丝103本身的电阻并且小于熔丝103熔断后的电阻。这样通过该比较器202就能保证获取的Efuse状态始终正确，不受熔丝熔断技术本身干扰。

由图2可以看出，这种Efuse状态读取电路不仅实现复杂，而且会增加电路面积，集成度受到一定限制。

发明内容

本发明实施例提供一种电子熔丝状态读取装置，以解决现有技术中Efuse状态读取电路实现复杂、集成度低的问题。

为此，本发明实施例提供如下技术方案：

一种电子熔丝状态读取装置，包括：

电子熔丝读取电流控制模块，用于提供电流；

电流镜，用于将所述电子熔丝读取电流控制模块提供的电流镜像到所述电子熔丝所在支路；

逻辑判断模块，用于将所述电子熔丝在熔断前后电阻的变化转化为数字逻辑电平；

状态锁存处理模块，用于缓存所述逻辑判断模块输出的数字逻辑电平，以使用户根据所述数字逻辑电平确定所述电子熔丝的状态。

优选地，所述逻辑判断模块包括：串联连接的第一非门和第二非门。

可选地，所述电流镜为由两个NMOS管组成的电流镜，所述电子熔丝一端连接供电电源，另一端分别与所述电流镜的输出以及所述逻辑判断模块的输入相连；

所述第一非门在所述逻辑判断模块的输入电平下降到大于0V的第一预设值后，输出高电平。

优选地，所述第一预设值为第一非门的阈值电压。

优选地，所述第一非门为高阈值非门，其阈值电压大于0.5*VCC，并且小于VCC，其中，所述VCC为所述高阈值非门的电源电压。

可选地，所述电流镜为由两个PMOS管组成的电流镜，所述电子熔丝一端接地，另一端分别与所述电流镜的输出以及所述逻辑判断模块的输入相连；

所述第一非门在所述逻辑判断模块的输入电平上升到小于供电电源电压的第二预设值后，输出低电平。

优选地，所述第二预设值为第一非门的阈值电压。

优选地，所述第一非门为低阈值非门，其阈值电压大于0，并且小于0.5*VCC，其中，所述VCC为所述高阈值非门的电源电压。

本发明实施例提供的电子熔丝状态读取装置，通过对电子熔丝所在支路输出的电平在该电子熔丝熔断后的电平范围进行扩展，保证了熔丝熔断后的状态在较大范围内能被正确地以逻辑电平读出。而且该装置实现简单、集成度高。

附图说明