[发明专利]大功率半导体开关中偏压晶体管开关的系统和方法

说明书

技术领域

本发明是关于大功率半导体开关的技术，特别是关于FET开关布线和偏压的技术。

背景技术

在现代无线射频通信系统中，传出或接收的信号在到达天线前，最后或最先接触到的组件通常是就半导体型收发转换开关。这种收发转换开关的信号质量是以开关线性以及杂散谐波发射程度做为性能指数。

半导体型收发转换开关的优点主要是在于绝缘和插入损失方面。它的结构是将一组FET与经过审慎选择的电阻器和电容器一同装设于开关中，确保信号路径上的低插入损失以及与关闭路径的高度绝缘。为避免每一条路径都得使用一个FET开关，通常的做法是使用一组彼此串连的FET开关。这种做法并非仅利用一个栅极电压轻易开关FET，而是以向前或倒转方式偏压栅极和源极/漏极，分别将各FET完全开启或关闭。

这种现有技术的范例可如图1A中由Nakatsuka等人(美国专利号7,199,635)所提出的方法。图中是一个单刀双掷(SPDT)开关100。一输入/输出终端101(称为电极)经由第一FET组开关120连接到第一输入/输出端102，并经由第二FET组开关130连接到第二输入/输出端103。FET组开关120、130各具有一组FET晶体管(如第一FET组开关120中的FET晶体管122)，这组FET晶体管是串连在从电极101到对应第一或第二输入/输出端102、103的信号路径上。每一FET组开关120、130又包括一组源极/漏极电阻器(如源极/漏极电阻器124)，所述源极/漏极电阻器连接到所属开关中FET的源极及/或漏极，并分别连接到第一或第二偏压端111、112。每一FET组开关更包括一组栅极电阻器(如FET组开关120的栅极电阻器126)，所述栅极电阻连接到所属开关中FET的栅极，并分别连接到第一或第二偏压端111、112。

以下文献为对于以CMOS为基础的T/R开关的早期研究：Feng-Jung Huang、Kenneth O，在0.5-um CMOS工艺中具有0.8-dB插入损失的900-MHz T/R开关，IEEE2000定制集成电路会议；Takahiro Ohnakado等人，以具有空乏层延展型晶体管(DET)的堆栈晶体管结构的分压效应实现21.5dBm适用功率5GHz传送/接收CMOS开关，2003年VLSI电路技术论文汇编座谈会；以及F.-J Huang与K.O.，供900MHz无线应用的0.5umCMOS T/R开关，IEEE J.固态电路，第36卷，第486-492页，2001年3月。

第一FET组开关120的栅极和第二FET组开关130的源极/漏极受到第一偏压端111的偏压，而第二FET组开关130的栅极和第二FET组开关130的源极/漏极则受到第二偏压端112的偏压。

要使电极101连接到第一输入/输出端102，将第一偏压端111设定为V_HI(高电平电压)，而将第二偏压端112设定为V_LO(低电平电压)，以完全开启第一FET组开关120的FET，而使第二FET组开关130的FET在操作可靠度/故障极限的范围内受到反向极性偏压，因而完全关闭。要使电极101连接到第二输入/输出端103，则将第二偏压端112设定为V_HI，而将第一偏压端111设定为V_LO，以完全开启第二FET组开关130的FET，而使第一FET组开关120的FET在操作可靠度/故障极限的范围内受到相反极性偏压，因而完全关闭。

上述结构以一开启或关闭极性完全偏压每一FET组开关，分别确保各开关的低插入损失及高绝缘，这对于处理大功率信号传送非常重要。从电路设计可知，施加到每一FET组开关的偏压只有极性不同。进一步说明，应了解当提到一个BJT、FET、MOSFET、MUGFET、FET组开关或任何其它晶体管开关受到或接收到一个「开启极性」或「正向极性」的偏压所偏压时，施加到栅极和源极/漏极的电压使各晶体管开关呈现「开启状态」。反之，应了解当提到一晶体管开关受到或接受到一个「关闭极性」或「反向极性」的偏压所偏压时，施加到栅极和源极/漏极的电压所属的极性和施加于栅极和源极/漏极而使晶体管呈现「开启状态」的电压极性相反。这不同于在晶体管中达成「关闭状态」但与达成「开启状态」者属于相同极性(虽然比它小很多)的偏压，也与一可达成「关闭状态」但无极性的零偏压不同。