[发明专利]调控Ge衬底与TixAlyO薄膜间能带补偿的方法

说明书

 

技术领域

本发明涉及原子层沉积技术，具体是在Ge基MOSFET器件的制备过程中调节栅介质TixAlyO薄膜和衬底Ge之间能带偏移的方法。

背景技术

高k材料在传统的硅基集成电路领域的研究，已经取得了不少进展，但还是面临一系列严峻的物理和技术问题的挑战。其中一个主要的痼疾就是高k栅介质和金属栅材料的引入，在降低小尺度互补型CMOS器件高功耗的同时，也带来沟道材料/栅介质材料界面的恶化，由于库仑散射、声子散射等原因，导致沟道迁移率的明显下降，极大影响了CMOS逻辑器件速度的提高。于是，采用新型的具有高迁移率的半导体沟道材料如Ge和GaAs代替传统的Si材料成为制备高性能新型CMOS器件的另一个有吸引力的解决方案。与硅相比，Ge具有更高的电子和空穴迁移率，低的掺杂激活温度。历史上，Ge曾经是最重要的半导体之一，世界上成功制作的第一个晶体管和第一块集成电路都是制备在Ge半导体基片上。

随着半导体工艺技术持续推进，芯片尺寸及线宽的不断缩小、功能的提升成为半导体制造业者技术的关键，其中对于薄膜工艺的厚度均匀性及质量的要求日渐升高。原子层淀积（ALD）是利用反应气体与基板之间的气－固相反应，来完成工艺的需求，由于可完成精度较高的工艺，因此被视为先进半导体工艺技术的发展关键环节之一。它的主要原理是两种气相前体交替脉冲注入反应腔, 之间通过惰性气体排气, 后一种前体与吸附在表面的前一种反应生成固相薄膜。ALD具有自限制（Self-limiting）自饱和的特点，以及优异的三维贴合性（conformality）和大面积的均匀性；精确、简单的膜厚控制(仅与反应循环次数有关)；低的沉积温度(RT- 400 ^oC)；低沉积速率（1-2nm/min）。它特别做适合界面修饰和制备纳米尺度的多组员的层状结构（Nanlaminates）。

许多氧化物如HfO₂，ZrO₂,Al₂O₃等作为候选半导体材料正被广泛地研究。但是它们均不能完全满足代替SiO₂的要求。TiO₂具有很高的介电常数（k=80），但是由于TiO₂的能带太小（3.5 eV）,而且结晶温度也较低（400 ^oC）；而Al₂O₃具有较大的禁带宽度(8.8 eV）,较高的晶化温度。为此，申请人结合这两种氧化物各自的优点，采用原子层沉积，成功沉积了不同Ti/Al比例的Ti-Al-O复合纳米薄膜，对其能带偏移，电学与界面性质进行了研究。

发明内容

本发明所要解决的技术问题是提供一种调控Ge半导体与栅介质间能带补偿的原子层沉积TixAl_yO方法，该方法通过调节Ti-Al-O复合纳米薄膜中的Ti/Al比例，有效地调节了Ge衬底和栅介质薄膜之间的能带补偿，使薄膜与Ge衬底间的导带偏移大于1 eV，有效地减小了漏电流，此方法工艺简单，在Ge基MOSFET上具有重要的应用前景。

上述可调能带偏移的Ge基MOSFET器件的制备方法，其包括以下步骤：

1）衬底清洗：首先将锗衬底在丙酮、甲醇中依次超声清洗2-10分钟，去除Ge表面的油污，然后将锗衬底移到氢氟酸水溶液中，室温下清洗1-3分钟，接着用去离子水泡1-3分钟，重复若干次，最后将锗衬底用高纯氮气吹干；

2）ALD Al₂O₃/TiO₂纳米叠层薄膜工艺：将步骤1）处理后的锗衬底放入ALD反应室中，进行栅介质层的沉积，其中设定的ALD沉积参数为：反应室温度：200~300 ℃；反应源：沉积Al₂O₃采用金属源Al(CH₃)₃和 H₂O反应，Al(CH₃)₃源温为室温；沉积TiO₂采用 金属源Ti(OC₃H₇)₄和H₂O反应，Ti(OC₃H₇)₄源温为40~80 ^oC；