[发明专利]适于叠层半导体封装的半导体封装通过电极及半导体封装

说明书

本申请是2008年8月12日提交的题为“适于叠层半导体封装的半导体封装通过电极及半导体封装”的发明专利申请200810210923.4的分案申请。 

技术领域

本发明是关于一种半导体封装的通过电极(through-electrode)及具有该电极的半导体封装。

背景技术

半导体封装一般经过包括半导体芯片制造过程、电测试过程及封装过程的三步骤过程制造。半导体芯片制造过程产生构成例如晶体管、寄存器及电容器的器件的芯片。该电测试过程用电力测试半导体芯片并且将每个芯片分为优良或不良的半导体芯片。该封装过程保护脆弱的半导体芯片不受外部侵害和/或振动。

包括半导体器件的半导体封装已经被应用于比如个人计算机、电视接收器、消费电器及信息通讯机的器件。

半导体封装技术的进步已经产生了“芯片尺寸封装”，其为现有的半导体芯片尺寸的100％至105％。此技术的进展还造就一种能通过堆叠多个半导体芯片和/或半导体封装提升数据储存能力和数据处理速率的“叠层半导体封装(stacked semiconductor package)”。

近来发展的叠层半导体封装，通过在半导体芯片上形成通过电极并且将多个具有通过电极的半导体芯片堆叠而制成。

一种高熔点金属，例如铜，一般用以形成在半导体芯片上形成的通过电极。

因此，于相邻的半导体芯片上形成的通过电极，可通过低熔点金属例如焊料而彼此相互连接。半导体芯片的高熔点通过电极并不受低熔点焊料的影响，并且彼此电性连接。

然而，由于用来电性连接各通过电极的焊料，各叠层半导体芯片之间可产生间隙。由焊料形成的间隙大大地减少叠层半导体封装的可靠性。

底胶(under-fill)材料可被注入受到焊接的半导体芯片之间，以消除由于焊接过程中形成的间隙而造成的可靠性的降低。然而，无法将该底胶材料注入先前的叠层半导体封装的窄间隙。

克服上述问题并且使相邻的各半导体芯片的通过电极彼此直接电性连接是可能的。然而，由于通过电极必须在高温和高压下连结以使各通过电极彼此直接电性连接，因此会造成另一问题。

发明内容

本发明的具体实施例提供一适合用于一叠层半导体封装的半导体封装通过电极。

根据本发明的一具体实施例，一半导体封装的通过电极，包括一具有凹槽部份的第一电极以穿过一半导体芯片；和一设置于该凹槽部分的第二电极。

在该半导体封装的通过电极中，第一电极包括一具有第一硬度的第一金属，第二电极包括一具有低于第一硬度的第二硬度的第二金属。

在该半导体封装的通过电极中，第一电极包括一具有第一熔点的第一金属，第二电极包括一具有低于第一熔点的第二熔点的第二金属。

该半导体封装的通过电极的第一电极包括铜、铝、铝合金或金属合金其中任一。

该半导体封装的通过电极的第二电极包括一含有铅(Pb)的焊料。

该半导体封装的通过电极的第一电极的长度大于该半导体芯片的厚度。

该半导体封装的通过电极的第一电极呈管状，其一端被封闭。

在该半导体封装的通过电极，第一电极具有一延伸到与一端相对的另一端的第一延伸部，第二电极具有一对应于第一延伸部延伸的第二延伸部。

本发明提供一具有通过电极的半导体封装。

根据本发明的一半导体封装包括一半导体芯片，其具有一包括一电路单元和一连接该电路单元的焊垫的半导体芯片体；及一通过电极，具有包括一凹槽部份的第一电极和一设置在该凹槽部份的第二电极，以穿过该焊垫和与 该焊垫相对应的半导体芯片体。

在该半导体封装中，第一电极包括一具有第一硬度的第一金属，第二电极包括一具有低于第一硬度的第二硬度的第二金属。

在该半导体封装中，第一电极包括一具有第一熔点的第一金属，第二电极包括一具有低于第一熔点的第二熔点的第二金属。

该半导体封装的第一电极包括铜、铝、铝合金或金属其中任何一者，该第二电极包括一含有铅(Pb)的焊料。

该半导体封装的第一电极的长度大于该半导体芯片体的厚度。

该半导体封装，第一电极电性连接至该焊垫，该第一电极呈管状，其一端被封闭。

在该半导体封装中，第一电极具有一延伸一端的第一延伸部，第二电极具有一对应于第一延伸部延伸的第二延伸部。

该半导体封装的焊垫，设置于该半导体芯片体的顶面的中间部分。

该半导体封装的焊垫，设置于该半导体芯片体的顶面的一边缘。