[发明专利]基于振荡环电路的全程可调数字脉宽调制器

说明书

技术领域

本发明涉及一种数字脉宽调制器的集成电子电路设计，特别适用于集成在小型手持设备的电源管理系统中的高频DC-DC开关电源中，属电子技术领域。

背景技术

由于数字控制方法灵活，对外部影响的敏感度低，并且可用少量外部无源元件而实现，而将数字控制应用于开关电源中，也可简化多样性负载电源的设计配置，并且自动数字设计工具允许对现有设计进行快速修改而适应新的需求，使得便携式消费电子产品等中的电源系统性能的显著提高。

在低功率数字控制开关电源的应用中，数字脉宽调制器(DPWM, Digital Power Width Modulation) 的开关频率一般为超过1MHz的高频，并且为了精确的输出电压调节以及消除不期望的输出电压振荡，要求具有高分辨率(8-11位)。因为功耗通常与开关频率和分辨率的乘积成比例，因此为了降低功率损耗，高分辨率高频率DPWM的设计在芯片面积和功率消耗之间做出了各种设计妥协。现有的DPWM方案中，计数-比较结构的DPWM需要至少高于开关电源的开关频率几百倍的频率下的时钟信号才能得到高的分辨率，因此这种结构动态功耗巨大。而延迟结构的设计基本上具有低功率消耗的优点，但是高分辨率时占用很大的大芯片面积。而混合结构DPWM成功的结合前面两个方案的优点，在数字脉宽调制器的尺寸和功耗之间做出了折中从而得到较高的分辨率，因而被广泛采用。

振荡环结构的DPWM属于混合型DPWM的范畴，它有自己的时钟信号产生电路，不需要外部时钟输入，而且相对于其他DPWM方案，其占用面积也较小。并且数字电路中其他模块所需的工作时钟也可以由振荡环输出时钟经过分频得到，这样就又减少了硬件配置。但是振荡环结构的DPWM在输出逻辑电路中采用RS锁存器，其置位(S)端信号是由计数器、比较器等几路信号逻辑得到，信号时序的要求必然会在数据转换期间导致二次置位错误，进而使输出脉宽信号在小占空比值时发生错误。因此这种结构中输出脉宽信号受到计数器位数m的限制，不能正确产生低于(1/2^m)×100%大小的占空比信号，降低了DPWM的有效分辨率，从而影响电源输出电压的调整速度和精度。

因此，在采用振荡环结构的DPWM时，需要对其进行优化，在保证该结构优点的同时，解决输出脉宽信号的占空比不能全范围调节的问题。

发明内容

本发明提供了一种基于振荡环电路的全程可调数字脉宽调制器，在保持现有振荡环结构的混合DPWM方案中芯片面积、功率损耗等优点的基础上，对输出逻辑电路做了改进，消除了由于原输出逻辑电路采用RS触发器带来输出脉宽信号在小占空比值时输出错误的问题，得到一个全范围可调的占空比信号，保证了调节精度。

本发明技术方案为：

一种基于振荡环电路的全程可调数字脉宽调制器，包括振荡环-计数比较电路和输出逻辑电路，其特征是，所述的振荡环-计数比较电路包括环形振荡器、多路选通器、计数器、比较器和延时单元，所述环形振荡器由k个相同的D触发器首尾相连构成，前一级D触发器的输出端与后一级D触发器的时钟端相连，最后一级D触发器的输出端连接到第一级D触发器的时钟端，所有D触发器的输入端都接高电平，每一级的D触发器异步复位端信号由外部使能信号和本级D触发器的输出信号经过一个或门形成，为使振荡环能够自启动，令外部使能信号经过一个延时单元输入到第一个D触发器的异步置位端，所述环形振荡器的k个D触发器输出端连接多路选通器k路选通输入信号，多路选通器的输出选控端用于输入数字占空比低log₂k位控制信号，每一组不同的输入占空比低log₂k位控制信号都选择输出相对应的唯一一路选通输入信号，环形振荡器中最后一级D触发器的输出端还连接计数器的时钟输入端，计数器的输出端与比较器的A输入端相连，比较器的B输入端用于接收输入占空比高(n- log₂k)位控制命令，当比较器A输入端与B输入端数值相等时，输出一个高电平，否则输出低电平，所述的输出逻辑电路包括D触发器，在D触发器的异步复位端上连接有两输入与门且D触发器的异步复位端与两输入与门输出端连接，在D触发器的时钟端上连接有分频器且D触发器的时钟端与分频器的输出端连接，分频器的输入端连接环形振荡器中第一级D触发器的时钟输入端，D触发器的输入端连接高电平，D触发器的输出端就是输出逻辑电路的输出信号，所述的比较器输出端与数据选择器的输出端分别与两输入与门的两个输入端连接。