[发明专利]基于振荡环电路的全程可调数字脉宽调制器

权利要求书

1.一种基于振荡环电路的全程可调数字脉宽调制器，包括振荡环-计数比较电路(1)和输出逻辑电路(2)，其特征是，所述的振荡环-计数比较电路(1)包括环形振荡器(11)、多路选通器(12)、计数器(13)、比较器(14)和延时单元(15)，所述环形振荡器(11)由k个相同的D触发器首尾相连构成，前一级D触发器的输出端与后一级D触发器的时钟端相连，最后一级D触发器的输出端连接到第一级D触发器的时钟端，所有D触发器的输入端都接高电平，每一级的D触发器异步复位端信号由外部使能信号和本级D触发器的输出信号经过一个或门形成，为使振荡环能够自启动，令外部使能信号经过一个延时单元(15)输入到第一个D触发器的异步置位端，所述环形振荡器(11)的k个D触发器输出端连接多路选通器(12) k路选通输入信号，多路选通器(12)的输出选控端用于输入数字占空比低log₂k位控制信号，每一组不同的输入占空比低log₂k位控制信号都选择输出相对应的唯一一路选通输入信号，环形振荡器(11)中最后一级D触发器的输出端还连接计数器(13)的时钟输入端，计数器(13)的输出端与比较器(14)的A输入端相连，比较器(14)的B输入端用于接收输入占空比高(n- log₂k)位控制命令，当比较器(14)A输入端与B输入端数值相等时，输出一个高电平，否则输出低电平，所述的输出逻辑电路(2)包括D触发器(22)，在D触发器(22)的异步复位端上连接有两输入与门(21)且D触发器(22)的异步复位端与两输入与门(21) 输出端连接，在D触发器(22)的时钟端上连接有分频器(23)且D触发器(22)的时钟端与分频器(23)的输出端连接，分频器(23)的输入端连接环形振荡器(11)中第一级D触发器的时钟输入端，D触发器(22)的输入端连接高电平，D触发器(22)的输出端就是输出逻辑电路(2)的输出信号，所述的比较器(14)输出端与数据选择器(12)的输出端分别与两输入与门(21)的两个输入端连接。