[发明专利]集成电路装置及形成集成电路装置的方法

说明书

技术领域

本发明是有关于一种集成电路装置，且特别是有关于穿透基材介层窗(TSV)波导(Waveguides)，以及其制造方法。

背景技术

为了能在同一封装结构中堆叠多重晶粒，利用穿透基材介层窗来将信号从晶粒的一侧传送至相对的另一侧。图1是绘示形成于半导体基材106中的传统穿透基材介层窗102的剖面图。隔离层104形成于穿透基材介层窗102和半导体基材106间。可观察到，电容器108以穿透基材介层窗102和半导体基材106作为电容器108的电容器平板，且隔离层104作为电容器绝缘材料的方式形成。

如图1所示的穿透基材介层窗结构仍存有缺点。由于穿透基材介层窗102的相对大尺寸，电容器108的电容量较高。此造成许多问题。第一，基材106中的噪声可容易地耦合至穿透基材介层窗102。第二，当高频信号经由穿透基材介层窗102传导时，由于穿透基材介层窗102跟半导体基材106间的耦合，这些高频信号可能容易在半导体基材106中损耗或减小。

发明内容

本发明的一目的就是在提供一种集成电路装置及形成集成电路装置的方法，可减少穿透基材介层窗和半导体基材间耦合的信号和噪声。

本发明的另一目的就是在提供一种集成电路装置及形成集成电路装置的方法，可缩减形成静电放电装置所需的晶粒面积。

根据本发明的一方面，一种集成电路装置包含：第一导电性的半导体基材，其中此半导体基材包含第一表面和相对于第一表面的第二表面。一穿透基材介层窗由半导体基材的第一表面延伸到第二表面。一相对于第一导电性的第二导电性的井区围绕此穿透基材介层窗，且由半导体基材的第一表面延伸到第二表面。

根据本发明的另一方面，一种集成电路装置包含：一p型半导体基材；一穿透基材介层窗位于该p型半导体基材；一隔离层围绕该穿透基材介层窗；以及一n井区围绕该隔离层，其中该n井区是介于且接触该隔离层和该p型半导体基材。

根据本发明的又一方面，一种集成电路装置包含：一p型半导体基材；一穿透基材介层窗位于该p型半导体基材中；一隔离层围绕该穿透基材介层窗；一p井区围绕并接触该隔离层；以及一n井区围绕该p井区，其中该n井区是介于并接触该p井区和该p型半导体基材。

根据本发明的再一方面，一种形成集成电路装置的方法包含：提供一第一导电性的一半导体基材，其中该半导体基材包含一第一表面和相对于该第一表面的一第二表面；蚀刻该半导体基材，以形成由该第一表面延伸至该半导体基材中的一开口；植入一第一掺质至暴露于该开口的该半导体基材的多个侧壁部分，以形成一第一井区，其中该第一井区为相对于该第一导电性的一第二导电性；以及使用一导电性材料来填充该开口，以形成一穿透基材介层窗，其中形成集成电路装置的该方法，还包含：植入一第二掺质至该半导体基材的该些侧壁部分中，以形成该第一导电性的一第二井区，且该第一井区围绕并接触该第二井区；以及在植入该第一掺质的该步骤后和植入该第二掺质的该步骤前，执行一回火，以将该第一掺质进一步扩散至该半导体基材中，其中植入该第二掺质的该步骤包含多个倾斜植入。

亦揭露出其它实施例。

本发明的优点为通过PN接面电容可减少穿透基材介层窗和半导体基材间耦合的信号和噪声，并可缩减形成静电放电装置所需的晶粒面积。

附图说明

为了能较完整了解实施例与其优点，现在参考上述辅以所附附图所做的描述，其中：

图1是绘示一种传统穿透基材介层窗的横截面视图；

图2到图7是绘示依照本发明的一实施例的一种制作基于穿透基材介层窗的波导的中间阶段的横截面视图与上视图，其中n井区是形成为屏蔽；

图8到图11是绘示依照本发明的另一替代实施例的一种制作基于穿透基材介层窗的波导的制程中间阶段的横截面视图与上视图，其中p井区跟n井区是形成为屏蔽；以及

图12是绘示使用图7和图11所示的实施例所形成的一种静电放电电路。

【主要组件符号说明】

4B：平面交叉线            20：基材

20a：正面                 20b：背面

22：焊垫层                24：屏蔽层

26：光阻                  28：开口

32：穿透基材介层窗开口    32A：侧壁

34：n井区                 36：箭头

42：隔离层                44：穿透基材介层窗