[发明专利]一种一线控制电路及芯片

说明书

技术领域

本发明属于集成电路领域，尤其涉及一种一线控制电路及芯片。

背景技术

随着集成电路功能密集度的不断提高，芯片内部电路内需要具有多种功能或性能的变化以满足不同的应用。目前，高集成度的电路都会通过数据传输，由外部信号来控制内部电路的各状态位，以实现电路功能或性能的改变，但这种数据传输需要遵循特定的总线协议，如I²C(Inter Integrated Circuit)总线协议，SPI(Serial Peripheral interface)协议等，因此需要多个外部信号端口进行数据传输来实现内部电路状态位的控制。

但是，对于小型集成电路而言，仅需要对相对少量的状态位对控制内部电路，在外围应用环境简洁的情况下，如此繁多的外部信号端口使数据传输协议变得相对复杂，另外，对于一颗要求以4、8或16引脚封装的小电路，在完全满足电路核心功能和性能的情况下，芯片不可能有足够的引脚来加入这种传输协议，以至于无法实现少量引脚封装的要求，增加IC封装的成本。

发明内容

本发明实施例的目的在于提供一种一线控制电路，旨在解决小型集成电路无法实现少量引脚封装，外围应用环境复杂，以及封装成本高的问题。

本发明实施例是这样实现的，一种一线控制电路，封装于芯片内部，所述一线控制电路包括：

状态切换单元，其输入端为所述芯片一引脚，所述状态切换单元对外部逻辑输入信号进行判断，当逻辑输入信号为快速逻辑信号时，将所述一线控制电路切换到快速模式，对应输出快速激活信号，当逻辑输入信号为慢速逻辑信号时，将所述一线控制电路切换到慢速模式，对应输出慢速激活信号；

快速单元，其控制端与所述状态切换单元的输出端连接，输入端与所述状态切换单元的输入端连接，时钟信号端与内部电路连接，反馈输出端与所述状态切换单元的复位端连接，所述快速单元在接收到快速激活信号时被激活，在时钟信号的作用下对逻辑输入信号的快速变化成分作出响应，控制多个状态位向内部电路输出多比特逻辑信号；以及

慢速单元，其控制端与所述状态切换单元的输出端连接，输入端与所述状态切换单元的输入端连接，所述慢速单元在接收到慢速激活信号时被激活，对逻辑输入信号的慢速变化成分作出响应，控制单个状态位向内部电路输出单比特逻辑信号。

本发明实施例的另一目的在于提供一种采用上述一线控制电路的芯片。

在本发明实施例中，通过具有外部引脚的状态切换单元接收逻辑输入信号，激活快速单元或慢速单元，相应输出多比特逻辑信号或者单比特逻辑信号控制内部电路的多个状态位或者单个状态位，实现一线控制，满足了少量引脚封装芯片的要求，简化了电路的外围应用环境，降低了封装成本。

附图说明

图1为本发明一实施例提供的一线控制电路的总结构图；

图2为本发明一实施例提供的一线控制电路的快速单元和慢速单元的结构示例图；

图3为本发明一实施例提供的状态切换单元和快速单元的计时模块的示例电路结构图；

图4为本发明一实施例提供的快速单元的取址模块的示例电路结构图；

图5为本发明一实施例提供的快速单元的赋值模块的示例电路结构图；

图6为本发明一实施例提供的慢速单元的示例电路结构图；

图7为本发明一实施例提供的一线控制电路2个转换周期的逻辑波形时序图；

图8为本发明一实施例提供的慢速单元工作时序图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例仅通过一个逻辑输入信号端将逻辑输入信号转化为多比特逻辑信号或者单比特逻辑信号，实现快速或慢速控制内部电路的状态位。

图1示出本发明实施例提供的一线控制电路的总结构，为了便于说明，仅示出了与本发明相关的部分。

作为本发明一实施例提供的一线控制电路，封装于芯片中，该一线控制电路包括：

状态切换单元11，其输入端为芯片一引脚，状态切换单元11对外部逻辑输入信号进行判断，当逻辑输入信号为快速逻辑信号时，输出快速激活信号，将该一线控制电路切换到快速模式，当逻辑输入信号为慢速逻辑信号时，输出慢速激活信号，将该一线控制电路切换到慢速模式；