[发明专利]一种一线控制电路及芯片

权利要求书

1.一种一线控制电路，封装于芯片内部，其特征在于，所述一线控制电路包括：

状态切换单元，其输入端为所述芯片一引脚，所述状态切换单元对外部逻辑输入信号进行判断，当逻辑输入信号为快速逻辑信号时，将所述一线控制电路切换到快速模式，对应输出快速激活信号，当逻辑输入信号为慢速逻辑信号时，将所述一线控制电路切换到慢速模式，对应输出慢速激活信号；

快速单元，包括控制端、输入端、时钟信号端以及反馈输出端，所述控制端与所述状态切换单元的输出端连接，所述输入端与所述状态切换单元的输入端连接，所述时钟信号端与内部电路连接，所述反馈输出端与所述状态切换单元的复位端连接，所述快速单元在接收到快速激活信号时被激活，在时钟信号的作用下对逻辑输入信号的快速变化成分作出响应，控制多个状态位向内部电路输出多比特逻辑信号；以及

慢速单元，其控制端与所述状态切换单元的输出端连接，输入端与所述状态切换单元的输入端连接，所述慢速单元在接收到慢速激活信号时被激活，对逻辑输入信号的慢速变化成分作出响应，控制单个状态位向内部电路输出单比特逻辑信号。

2.如权利要求1所述的电路，其特征在于，所述状态切换单元包括：

倒相器INV0、D触发器DFF1、延迟器Delay0以及二极管Diode；

所述倒相器INV0的输入端为所述状态切换单元的输入端，所述倒相器INV0的输出端与所述D触发器DFF1的时钟输入端连接，所述D触发器DFF1的数据输入端连接高电平，所述D触发器DFF1的复位端为所述状态切换单元的复位端，所述D触发器DFF1的数据输出端与所述延迟器Delay0的输入端连接，所述延迟器Delay0的输出端与所述二极管Diode的阴极连接，其连接点为所述状态切换单元的输出端，所述二极管Diode的阳极接地。

3.如权利要求1所述的电路，其特征在于，所述快速单元包括：

计时模块，用于根据时钟信号，输出取址时间并向所述状态切换单元反馈复位信号，所述计时模块的时钟控制端为所述快速单元的时钟信号端，所述计时模块的反馈信号输出端为所述快速单元的反馈输出端，所述计时模块的复位端为所述快速单元的控制端；

取址模块，用于根据取址时间，输出有效状态位地址，所述取址模块的取址时间输入端与所述计时模块的取址时间输出端连接，所述取址模块的时钟输入端为所述快速单元的输入端，所述取址模块的使能端为所述快速单元的控制端；

赋值模块，用于在取址时间下对有效状态位地址赋值，将逻辑输入信号中的快速变化成分转换为多比特逻辑信号，所述赋值模块的取址时间输入端与所述计时模块的取址时间输出端连接，所述赋值模块的地址输入端与所述取址模块的地址输出端连接，所述赋值模块的逻辑信号输入端为所述快速单元的输入端，所述赋值模块的地址反相输入端与取址模块122的次级地址反相输出端连接。

4.如权利要求1所述的电路，其特征在于，所述慢速单元包括：

延迟器Delay1、延迟器Delay2、或非门NOR2以及倒相器INV2；

所述延迟器Delay1的输入端为所述慢速单元的输入端，所述延迟器Delay1的输出端与所述延迟器Delay2的输入端连接，所述延迟器Delay2的输出端与所述或非门NOR2的一个输入端连接，所述或非门NOR2的另一个输入端为所述慢速单元的控制端，所述或非门NOR2的输出端与所述倒相器INV2的输入端连接，所述倒相器INV2的输出端为所述慢速单元的输入端。

5.如权利要求3所述的电路，其特征在于，所述计时模块为计数器；

所述计数器的首位数据输入端连接高电平；

所述计数器的时钟输入端为所述计时模块的时钟控制端；

所述计数器的复位端为所述计时模块的复位端；

所述计数器的末位数据反相输出端为所述计时模块的反馈信号输出端；

所述计数器的次末位数据输出端为所述计时模块的取址时间输出端。