[发明专利]数据输入电路

权利要求书

1.一种数据输入电路，包括：

数据对齐单元，所述数据对齐单元被配置为与第一内部选通信号和第二内部选通信号同步地将内部数据对齐，以产生上升数据和下降数据；

数据选通信号检测电路，所述数据选通信号检测电路被配置为检测数据选通信号的最后一个下降沿并产生写入锁存信号；以及

数据锁存单元，所述数据锁存单元被配置为响应于所述写入锁存信号来锁存所述上升数据和所述下降数据，并输出锁存的数据。

2.如权利要求1所述的数据输入电路，其中，所述第一内部选通信号是与所述数据选通信号的上升沿同步地产生的，而所述第二内部选通信号是与所述数据选通信号的下降沿同步地产生的。

3.如权利要求1所述的数据输入电路，其中，所述数据对齐单元包括：

第一锁存器，所述第一锁存器被配置为与所述第一内部选通信号同步地锁存所述内部数据；

第二锁存器，所述第二锁存器被配置为与所述第二内部选通信号同步地锁存所述第一锁存器的输出信号，并输出第一上升数据；

第三锁存器，所述第三锁存器被配置为与所述第一内部选通信号同步地锁存所述第一上升数据，并输出第二上升数据；以及

第一延迟器，所述第一延迟器被配置为将所述第二上升数据延迟预定的时间，并输出第三上升数据。

4.如权利要求3所述的数据输入电路，其中，所述数据对齐单元包括：

第四锁存器，所述第四锁存器被配置为与所述第二内部选通信号同步地锁存所述内部数据，并输出第一下降数据；

第五锁存器，所述第五锁存器被配置为与所述第一内部选通信号同步地锁存所述第一下降数据，并输出第二下降数据；以及

第二延迟器，所述第二延迟器被配置为将所述第二下降数据延迟预定的时间，并输出第三下降数据。

5.如权利要求1所述的数据输入电路，其中，所述数据选通信号检测电路包括：

时钟采样单元，所述时钟采样单元被配置为产生移位信号以及产生采样时钟，所述移位信号包括在经过了写入潜伏时间之后产生的脉冲，所述采样时钟是通过在从所述移位信号的脉冲产生的时刻起的突发时间段期间对内部时钟进行采样而产生的；

最终时钟发生单元，所述最终时钟发生单元被配置为通过与所述采样时钟同步地锁存所述移位信号来产生电平信号，并且响应于突发信号而从所述电平信号产生最终时钟；以及

写入锁存信号发生单元，所述写入锁存信号发生单元被配置为通过锁存所述最终时钟来产生使能信号，并响应于所述使能信号来产生所述写入锁存信号。

6.如权利要求5所述的数据输入电路，其中，所述时钟采样单元包括：

移位器，所述移位器被配置为响应于写入潜伏时间信号来将写入命令移位所述写入潜伏时间；

缓冲器，所述缓冲器被配置为缓冲所述移位器的输出信号，并产生所述移位信号；

段信号发生器，所述段信号发生器被配置为接收所述写入命令、所述写入潜伏时间信号和所述突发信号，并产生段信号；

驱动器，所述驱动器被配置为响应于所述移位信号和所述段信号来驱动驱动信号；以及

传输元件，所述传输元件被配置为响应于所述驱动信号来传输所述内部时钟作为所述采样时钟。

7.如权利要求6所述的数据输入电路，其中，所述段信号在实质上从所述写入命令输入的时刻到由所述写入潜伏时间信号和所述突发信号确定的时刻被驱动为逻辑低状态。

8.如权利要求6所述的数据输入电路，其中，所述驱动器被配置为实质上从所述移位信号的脉冲输入的时刻到所述段信号被使能的时刻上拉驱动所述驱动信号。

9.如权利要求8所述的数据输入电路，其中，所述传输元件被配置为在所述驱动信号被上拉驱动时传输所述内部时钟作为所述采样时钟。