[发明专利]浅沟槽隔离结构的制造方法有效
| 申请号： | 201110071151.2 | 申请日： | 2011-03-23 |
| 公开（公告）号： | CN102693932A | 公开（公告）日： | 2012-09-26 |
| 发明（设计）人： | 邵群 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 沟槽 隔离 结构 制造 方法 | ||
【权利要求书】：
1.一种浅沟槽隔离结构的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括密线区和疏线区，所述半导体衬底中形成有浅沟槽隔离沟槽；
在所述浅沟槽隔离沟槽内形成衬垫氧化硅层；
减薄所述疏线区的衬垫氧化硅层的厚度；
通过高深宽比工艺，在所述半导体衬底和衬垫氧化硅层上形成绝缘氧化层，所述绝缘氧化层填充满所述浅沟槽隔离沟槽；
通过化学机械研磨工艺，平坦化所述绝缘氧化层，形成浅沟槽隔离结构。
2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述衬垫氧化硅层的厚度为20埃～100埃。
3.如权利要求1或2所述的浅沟槽隔离结构的制造方法，其特征在于，所述疏线区的衬垫氧化硅层的减薄的厚度为5埃～80埃。
4.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，减薄所述疏线区的衬垫氧化硅层的厚度的工艺为干法刻蚀或者湿法刻蚀工艺。
5.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述半导体衬底包括硅基底和形成于所述硅基底上的氮化硅层。
6.如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，所述化学机械研磨工艺对所述绝缘氧化层和所述氮化硅层的研磨选择比大于5：1。
7.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述绝缘氧化层的厚度为1000埃～8000埃。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110071151.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种裂缝指示剂及其应用方法
- 下一篇：一种报表查询方法及设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
