[发明专利]设有锡扩散抑制层的半导体装置及其制造方法

说明书

技术领域

本发明涉及设有锡扩散抑制层的半导体装置及其制造方法。

背景技术

根据WO2003/012863号公报，已知在设于半导体基板上的配线的焊接区(land)上设有焊球。此时，在由铜构成的配线的焊接区上表面，为了降低接触电阻、促进焊料的反应性，而设有由镍等构成的镀膜、且在该镀膜的上表面设有焊球。

另外，虽然在WO2003/012863号公报中没有关于镀膜的形成方法的记载，但是，由于将配线的焊接区以外的部分用涂覆膜(overcoat film)覆盖，在与配线的焊接区相对应部分的、形成于涂覆膜的开口部中的配线的焊接区上表面，形成厚度比涂覆膜厚度薄的镀膜，因此，认为镀膜通过无电解镀而形成。

若焊球中的锡一直扩散到由铜构成的配线的内部，则由于在配线中形成由锡和铜构成的较脆的合金层或产生空隙，从而易于发生断线等情况。因此，若在配线的焊接区上表面形成由镍等构成的镀膜，则镀膜作为锡扩散抑制层而发挥作用。

但是，对于处理大电流的电源IC等的半导体装置来说，由于电迁移现象而使得焊球中的锡向配线内部的扩散速度变得非常快。另一方面，若通过无电解镀而进行镀膜的形成，则由于无电解镀的特性而使得镀膜厚度比较薄，即使厚也不足5μm。并且，在溅射的情况下，则厚度为(0.2～0.5μm)的程度。因此，对于处理大电流的电源IC等的半导体装置来说，即使在配线的焊接区上表面通过无电解镀形成镀膜，也存在锡扩散抑制功能不足的问题。

发明内容

因此，本发明的目的在于，提供一种半导体装置及其制造方法，能够进一步抑制焊球中的锡向其下的金属层及配线扩散，并且能够进一步缓和施加于焊球的应力。

根据本发明的一实施方式，提供一种半导体装置，其特征在于，具有：

半导体基板；

配线，经由绝缘膜而设于所述半导体基板上；

锡扩散抑制层，设于所述配线的上方；和

焊料凸块，设于所述锡扩散抑制层上，

所述锡扩散抑制层的熔点比所述焊料凸块的熔点高。

根据本发明的另一实施方式，提供一种半导体装置，其特征在于，具有：

半导体基板；

配线，经由绝缘膜而设于所述半导体基板上；

锡扩散抑制层，设于所述配线上；

氧化抑制层，设于所述锡扩散抑制层上；和

焊料凸块，搭载于所述氧化抑制层上，

所述氧化抑制层在所述焊料凸块搭载前被覆膜。

根据本发明的另一实施方式，提供一种半导体装置的制造方法，其特征在于，

在形成有配线的具有绝缘膜的半导体基板上的所述配线上，以规定的温度加热导电性膏，形成在所述规定温度下不发生再熔融的锡扩散抑制层，

在所述锡扩散抑制层上形成焊球。

根据本发明的另一实施方式，提供一种半导体装置的制造方法，其特征在于，

在经由半导体基板上的绝缘膜而形成的配线用上部金属层的焊接区上，形成锡扩散抑制层，

在所述锡扩散抑制层上形成抑制该锡扩散抑制层的氧化的氧化抑制层，

在所述氧化抑制层上形成焊料凸块。

附图说明

图1是作为本发明的第1实施方式的半导体装置的平面图。

图2是大致沿图1的II-II线的部分的剖视图。

图3是图1及图2所示的半导体装置的制造方法的一例中、最初准备的结构的剖视图。

图4是继图3的工序的剖视图。

图5是继图4的工序的剖视图。

图6是继图5的工序的剖视图。

图7是继图6的工序的剖视图。

图8是继图7的工序的剖视图。

图9是继图8的工序的剖视图。

图10是继图9的工序的剖视图。

图11是继图10的工序的剖视图。

图12是继图11的工序的剖视图。

图13是作为本发明的第2实施方式的半导体装置的平面图。

图14是大致沿图13的X IV-X IV线的部分的剖视图。

图15是图13及图14所示的半导体装置的制造方法的一例中、最初准备结构的剖视图。

图16是继图15的工序的剖视图。

图17是继图16的工序的剖视图。

图18是继图17的工序的剖视图。

图19是继图18的工序的剖视图。

图20是继图19的工序的剖视图。

图21是继图20的工序的剖视图。

图22是继图21的工序的剖视图。

图23是继图22的工序的剖视图。