[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

半导体衬底；

多个非易失性存储单元，所述多个非易失性存储单元在所述半导体衬底的主面上、在第一方向和与所述第一方向交叉的第二方向上呈阵列状地排列；以及

多个布线层，形成在所述半导体衬底的主面上，

其特征在于，

所述多个非易失性存储单元中的每一个非易失性存储单元都具有存储晶体管和与所述存储晶体管串联连接的控制晶体管，其中，所述存储晶体管具有浮置栅电极；

在所述多个布线层中的最下层的布线层中以在所述第一方向上延伸的方式形成有位布线，其中，所述位布线将在所述第一方向上排列的所述非易失性存储单元中的所述存储晶体管的漏极区域彼此连接；

所述位布线的宽度比所述浮置栅电极在所述第二方向上的尺寸大。

2.如权利要求1所述的半导体器件，其特征在于，

在所述多个非易失性存储单元中的每一个非易失性存储单元中，所述存储晶体管和所述控制晶体管排列在所述第一方向上，并且所述存储晶体管的源极区域和所述控制晶体管的漏极区域共用相同的半导体区域。

3.如权利要求2所述的半导体器件，其特征在于，

所述位布线中的在所述浮置栅电极上延伸的部分的宽度比所述浮置栅电极在所述第二方向上的尺寸大。

4.如权利要求3所述的半导体器件，其特征在于，

所述浮置栅电极整体被所述位布线覆盖。

5.如权利要求3所述的半导体器件，其特征在于，

所述位布线形成有使布置在所述位布线下方的多个所述浮置栅电极中的每一个浮置栅电极的一部分露出的多个开口部。

6.如权利要求5所述的半导体器件，其特征在于，

在布置于所述位布线下方的多个所述浮置栅电极中的每一个浮置栅电极的所述第二方向上的两个端部的正上方都存在有所述位布线。

7.如权利要求6所述的半导体器件，其特征在于，

各个所述开口部比各个所述浮置栅电极小，在所述位布线中，以被布置在所述位布线下方的各个所述浮置栅电极平面地内含的方式形成各个所述开口部。

8.如权利要求7所述的半导体器件，其特征在于，

各个所述浮置栅电极在所述第一方向上的尺寸比在所述第二方向上的尺寸小，各个所述开口部在所述第一方向上的尺寸比在所述第二方向上的尺寸小。

9.如权利要求6所述的半导体器件，其特征在于，

各个所述开口部在所述第二方向上的尺寸比在所述第一方向上的尺寸小，所述开口部横切一个以上的各个所述浮置栅电极。

10.一种半导体器件，包括：

半导体衬底，

多个非易失性存储单元，所述多个非易失性存储单元在所述半导体衬底的主面上、在第一方向和与所述第一方向交叉的第二方向上呈阵列状地排列，以及

多个布线层，形成在所述半导体衬底的主面上，

其特征在于，

所述多个非易失性存储单元中的每一个非易失性存储单元都具有存储晶体管和与所述存储晶体管串联连接的控制晶体管，其中，所述存储晶体管具有浮置栅电极；

在所述多个布线层中的从下方算起的第二布线层中以在所述第一方向上延伸的方式形成有位布线，其中，所述位布线将在所述第一方向上排列的所述非易失性存储单元中的所述存储晶体管的漏极区域彼此连接；

在所述多个非易失性存储单元中的每一个非易失性存储单元中，布线部覆盖所述浮置栅电极的至少一部分，其中，所述布线部是为了将所述存储晶体管的漏极区域提升到所述位布线而形成于所述多个布线层中的最下层的布线层。

11.如权利要求10所述的半导体器件，其特征在于，

在所述多个非易失性存储单元中的每一个非易失性存储单元中，所述存储晶体管和所述控制晶体管在所述第一方向上排列，并且所述存储晶体管的源极区域和所述控制晶体管的漏极区域共用相同的半导体区域。

12.如权利要求11所述的半导体器件，其特征在于，

在所述多个非易失性存储单元中的每一个非易失性存储单元中，所述浮置栅电极整体被所述布线部覆盖。

13.如权利要求11所述的半导体器件，其特征在于，

所述布线部形成有使布置在所述布线部下方的所述浮置栅电极的一部分露出的开口部或狭缝。